基于门控时钟的片上网络路由单元低功耗设计

NoC（Network-on-Chip）已经逐渐代替片上总线互连,成为片上系统的解决方案,然而迅速增长的功耗将阻碍NoC的性能与发展.从NoC的核心部件路由单元入手,在研究了二维Mesh下片上网络路由单元的结构和门控时钟技术的基础上,对路由单元功耗最集中的输入端口采用了模块级门控时钟技术进行低功耗设计,通过利用软件判断控制门控使能信号来实现受控端口时钟的通断.在ModelSim SE PLUS 6.0环境下进行路由单元功能仿真,并通过Synopsys公司的Design Compiler工具给出综合结果,路由单元工作频率200MHz,动态功耗51.0457mW,降低了11.38%.     

同步和异步时序电路设计的简便方法

本文讨论了同步和异步时序电路中激励和触发信号间的关系，介绍了同步和异步时序电路的统一设计方法．     

同步时序电路设计新方法

本文在研究具有冗余态的同步时序电路的自启动问题的基础上,提出同步时序电路的设计新方法。它不仅适合于具有冗余态的同步时序电路的设计,也适合于完全确定的同步时序电路的设计。新方法的特点在于,直现、简捷、更易于求得能自启动的最简逻辑函数。     

面向SDR应用的多核DSP低功耗设计

多核DSP已成为软件无线电技术(SDR)的重要组成部分,主要负责通信系统中的基带数字信号处理。通信系统对于功耗有严格要求,使得面向软件无线电应用的多核DSP低功耗研究变得越来越重要。根据基带数字信号的处理特点,设计了基于数据和任务驱动门控时钟的特殊指令及相关硬件功能部件。多核DSP通过执行特殊指令调用时钟控制单元,适时开启和关闭DSP核,从而降低多核DSP的功耗。针对目标多核DSP的实验表明,采用该设计方法能有效地降低多核DSP的平均功耗。     

基于覆盖技术的异步时序电路设计

该文根据动态卡诺图的原理,提出了异步时序电路设计的新方法-基于覆盖技术的异步时序电路设计法。该方法采用α,β覆盖,不仅可通过卡诺图直接得出整个电路的次态方程,而且与传统的异步时序电路设计方法相比,成本更低、功耗更低、延时更少。     

时序电路设计探讨

通过一个设计实例,说明时序逻辑电路设计前的选型工作非常重要,如果选型不合适就可能得出错误结果.该实例被国内一些教材所引用,选用该例具有一定的意义.另外,还指出在状态图的化简过程中,对重复状态的认定应十分谨慎,绝不可把相似状态作为相同状态处理.     

时序电路设计探讨

通过一个设计实例,说明时序逻辑电路设计前的选型工作非常重要,如果选型不合适就可能得出错误结果.该实例被国内一些教材所引用,选用该例具有一定的意义.另外,还指出在状态图的化简过程中,对重复状态的认定应十分谨慎,绝不可把相似状态作为相同状态处理.     

一个时序电路设计实例分析

通过一个实例分析,介绍了同步时序逻辑电路设计的过程,并用实验方法对设计结果进行验证和分析,希望验证结果能对各位有所启发和帮助.     

低功耗植入微系统自适应时钟数据恢复电路

设计一种超低功耗、适用于脉冲位置调制的时钟数据恢复电路.通过对电荷积分,将窄脉冲的时间间距转化为电压,可便捷地恢复精确同步的时钟和数据信号.为扩大可工作的数据率范围,数据恢复所需阈值电压根据输入信号自适应产生.采用CMOS 0.25μm工艺实现所设计的电路,通过仿真验证了其性能.该设计在输入数据率为45.5 kbit/s时,电路功耗仅为13μW.     

低功耗电流模互连电路的快速优化设计方法

为对低功耗电流模互连电路进行快速优化,提出了一种"自顶向下"的动态驱动电流模互连电路的快速优化设计方法.方法首先对动态驱动电流模电路进行行为级建模,并采用MATLAB对数据进行处理优化电路功耗,确定出最优的电流源电流大小.然后利用"2ID/gm"方法,快速而准确地确定出相应MOS管尺寸.同时,也对"2ID/gm"的模拟集成电路设计方法,进行了较为详细的理论分析.仿真结果表明:使用该方法确定出的MOS管尺寸得到的性能十分接近设计指标,只需通过少量修改便可完成设计.该方法大大提高了设计效率.     

基于PSpice的功率放大电路输出功率和效率的分析

为了分析OCL功率放大电路的输出功率和效率,借助电子电路辅助设计,分析软件PSpice,采用直流扫描分析和瞬态分析两种方法,对功率放大电路的最大输出电压、最大输出功率和电源提供的功率进行仿真实验及数据分析。由仿真输出波形可以看到仿真结果与理论分析基本一致,并以此为依据计算效率,从而加深对功率放大电路理论的理解。     

多值低功耗双边沿触发器设计

通过分析现有基于二值时钟的二值双边沿触发器的设计思想，设计了基于二值时钟的三值双边沿触发器。进一步利用多值时钟的多个跳变沿设计了基于三值时钟的三值双边沿触发器，充分利用了多值信号携带信息量大的优点，设计的三值双边沿触发器结构简单。模拟结果表明，设计的三值双边沿触发器具有正确的逻辑功能，并可以大幅降低功耗。     

一款实用汽车电源适配器设计方案

该实用汽车电子电源适配器由开关电路、变压电路和输出电路组成,其中开关电路以SG3525芯片为核心,实现了开关电路的集成化,有效地减少了电源适配器的体积.该电源适配器可以完成车载DC到汽车电子DC的转化,为车辆电子系统提供可靠、强劲的功率,具有体积小、成本低廉、制作简单等特点,已成功应用于一车辆电子系统功能扩展项目中.     

DC-DC转换器中低压高速驱动电路的设计

给出了射随器输出驱动电路和图腾柱输出驱动电路的结构以及两种电路结构的局限性。针对低压高速的要求提出了一种改进型的驱动输出电路,工作电压可低至1.2V。电路基于Bipolar工艺设计,用Hspice软件仿真结果表明:根据便携式产品的电池电压不同,设计效率高达85%。     

基于车载MOST网络的低功耗设计

随着车载MOST网络中信息娱乐设备的不断增加,功耗也不断上升。通过对MOST网络协议的研究与分析,在MOST网络主控节点中加入PowerMaster模块,建立MOST网络电源管理模型,集中统筹管理MOST网络设备,在不降低MOST网络服务功能的前提下削减网络功耗。仿真实验与测试结果表明,该方法有效降低了MOST网络的功耗水平,达到了预期目标。     

低功耗CMOS三值动态双传输管逻辑电路

为实现多值逻辑电路,提出了一种新的采用双传输管逻辑的多值逻辑(MVL)电压型动态电路设计方案. 基于该方案设计了三值反相器、文字运算电路、三值与门/与非门和或/或非门等基本电路,并采用标准CMOS工艺来实现这些电路.通过在预充电阶段将输出信号预充至逻辑值“1”来避免电路级联时的电荷再分配问题.采用双传输管逻辑结构来保证输出信号具有完整的逻辑摆幅和高噪声容限.分析结果表明，新设计方案消除了输出悬空态，其规则结构使得输入信号的负载对称性好，减少了延迟时间对输入数据的依赖.采用0.25 μmCMOS工艺参数及3V电源的SPICE模拟结果验证了所提出的电路具有高速及低功耗的特点.