一个用于高速高精度流水线模数转换器的采样保持电路设计

设计了一个可用于高速高精度流水线模数转换器的采样保持电路.运放采用全差分套筒式增益自举,增益可达130 dB,带宽783 MHz.采用栅压自举开关,来减少与输入信号相关的非线性失真,提高线性度.在TSMC0.35μm CMOS工艺下设计,仿真结果表明,在时域内对1 V的阶跃输入电路可以在7 ns内达到误差小于0.012%;在频域内做FFT分析该电咯可以达到11.6 bit.     

一种应用于流水线ADC中的低压高速采样/保持电路

介绍了一种用于流水线模数转换器前端的低电压、低功耗、高速采样/保持电路。该电路基于电容翻转型结构,采用全差分折叠共源共栅两级运放,能实现高增益、大单位增益带宽和大摆幅。在SMIC 0.13μm工艺、1.2V电压下仿真,其性能满足10bit精度、120MHz采样频率的ADC的要求,整个电路功耗约15mW。     

采用新型低成本共模反馈电路的全差分运放设计

设计应用于流水线型ADC的全差分运算放大器. 运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和高设计难度.放大器采用两级折叠共源共栅结构并进行频率补偿,输出级采用推挽式AB类结构.设计的全差分运算放大器基于中芯国际（SMIC）0.35 μm工艺.后仿结果表明,放大器直流增益为100 dB,负载为3 pF时单位增益带宽为359 MHz,相位裕度为68°,建立时间为12.3 ns,满足ADC所要求的性能指标,适用于高精度流水线型ADC中的级间增益电路和采样保持电路.     

一种高线性度宽带可编程增益放大器设计

基于TSMC 0.18μm CMOS工艺,设计一款应用于软件无线电射频收发系统的高线性度宽带可编程增益放大器。采用闭环负反馈结构,通过差分运算放大器电路以及选通无源电阻电容网络实现增益dB线性可调,添加负电容电路扩展带宽,满足高线性度要求。同时,添加具有四阶巴特沃斯滤波器的直流漂移抑制电路抑制直流偏移。仿真结果表明,该可编程增益放大器在1.8V电源电压下,工作电流为7mA,增益动态范围为-11~20dB,步长为1dB,工作带宽为0~100MHz,输出1dB压缩点为14.8dBm,噪声系数为23dB。能够满足软件无线电射频收发系统的指标需求。     

一种高增益大带宽的增益自举型折叠共源共栅放大器设计

提出了一种应用于高速高精度流水线ADC中的高增益大带宽的增益自举型全差分折叠共源共栅放大器.放大器采用0.18 μm 1P6M CMOS工艺.通过仔细的设计运放的单位增益带宽和极零点改善其闭环稳定性.仿真结果表明:放大器的直流增益为93 dB,单位增益带宽为1.8 GHz,在输出共模电压范围为0.6 V~1.2 V内,放大器的直流增益大于88 dB.整个芯片的版图面积为96μm×120μm.     

一种衬底驱动的0.5V全差分运算放大器

为了满足当今对低压低功耗电路的需求,设计了一种工作在0.5V电源电压环境的全差分运算放大器．电路使用了由衬底驱动的输入级和工作在亚阈值区的输出级,并利用交叉耦合输入晶体管的结构产生负跨导来提高增益．采用0.18μm的CMOS工艺,阈值电压约为0.5V的器件模型．Hspice仿真结果表明:直流增益为60dB,单位增益带宽为5.4MHz,功耗为138μW．     

一种低功耗高性能AB类运算放大器的设计

为了解决传统运算放大器在物联网系统等低功耗应用中转换速率较低和增益带宽积较小的问题,设计了一种新型的AB类运算放大器。提出了基于差分对管的电流复用技术,将输入晶体管产生的差分电流再次利用,提高了电路的输出电流,获得了更高的转换速率、增益带宽积和直流增益。此外,结合了基于自适应偏置电路的AB类输入级和局部共模反馈电路,使得运算放大器输出级的动态电流摆脱了静态电流的限制,以较小的静态电流获得了较大的动态电流,进一步提升了电路的关键性能参数。基于180 nm CMOS工艺,对运算放大器进行设计和验证。仿真结果表明：在70 pF的负载电容下,正负转换速率分别为23.55 V/μs和-31.47 V/μs,增益带宽积为2.38 MHz,直流增益为63 dB,静态功耗仅为23μW。与传统的AB类运算放大器相比,所提出的电路在实现低功耗的同时具有更高的转换速率、增益带宽积和直流增益,适用于模数转换器和电源管理等低功耗电路系统。     

一种基于SOC应用的Rail-to-Rail运算放大器IP核

采用上华0.6μm DPDM CMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail-to-Rail运算放大器IP核．基于BSIM3V3 Spice模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107.8dB,相位裕度为62.4°,单位增益带宽为4.3MHz,功耗只有0.34mW．     

用于低功耗A/D转换器的运算跨导放大器设计

设计了一种适用于采用级间共用运放技术的10bit流水线A/D转换器(ADC)的低功耗全差分运算跨导放大器(OTA).该放大器由一个改进的折叠共源共栅结构和一个套筒共源共栅结构共同组成,利用时钟控制,使ADC的采样保持和余量增益电路正常工作并满足其性能要求.基于0.6μmCMOS工艺对电路进行了设计,并利用HSpice软件对电路进行了仿真.仿真结果表明,该放大器在采样保持和奇数级电路中开环增益为60dB,偶数级电路开环增益为50dB,总功耗仅为4.5mW,满足低功耗ADC所要求的性能指标.     

用于流水线型ADC的运算放大器设计

基于0.18μm CMOS工艺设计了一个用于流水线型ADC的全差分运算放大器,提出简化的等效模型,推导得到其传输函数,分析影响直流增益和频率特性的关键因素,优化关键节点处MOS尺寸与次极点位置,以取得较高增益和较大单位增益带宽。仿真结果表明,在1.8V电源电压下,所设计的运算放大器在负载为4pF时,直流增益为123dB,单位增益带宽为860MHz,相位裕度为68°,能满足14位、50MHz以上流水线ADC的需要。     

一种用于电子标签芯片的基准电压源电路

文章分析了射频电子标签芯片电源的特点,根据电源低电压和低成本要求,讨论了传统的带隙基准源和全CMOS的基准电压源电路方案,设计并实现了一种适合电子标签芯片应用的全CMOS的基准电压源电路。该电路采用SMIC 0.18μm标准CMOS工艺实现,电源电压范围为1~5 V,电源敏感度为1~3%/V,输出电压的温度特性为3~20.7 ppm/℃,符合射频电子标签的设计要求。     

用于8位80 MS/s 模数转换器的增益数模单元电路

A high speed and medium accuracy multiplying digital-to-analog converter (MDAC) circuit optimization design is presented for meeting the requirements of the 8bit, 80MS/s pipelined analog-to-digital (A/D) converter. An optimized transmission gate is adopted to improve the linearity of the MDAC circuit. In view of the high gain two-stage operational amplifier, design method in wideband operational amplifier design optimization is proposed and the settling time and power consumption of operational amplifier can be effectively decreased In addition, an improved high speed dynamic comparator is used in this design Fabricated in a 1.8V 0.18μm CMOS process, this A/D converter with the proposed MDAC circuit achieves a signal to noise and distortion ratio (SNDR) of 54.6dB and an effective number of bits (ENOB) of 7.83bit with a 35MHz input signal at the 80MHz sample rate.     

3.3V CMOS工艺下5V电源轨的ESD箝位电路

基于传统栅极接地NMOS静电放电电源箝位结构,针对5V供电情况,通过电平移位及低漏电流续流措施,实现了3.3V CMOS集成电路工艺条件下5V电源轨的新型静电放电箝位电路,避免了高压工艺造成的成本增加．该电路采用分级驱动及分级泄放措施,降低了正常工作时电源箝位电路的漏电流．采用中芯国际0.18μm CMOS集成电路工艺库模型,仿真验证了电路的正确性; 流片结果通过了人体模型±4000V测试,该电路可成功用于5V电源轨静电放电保护．     

基于倍增技术的超低压高精度CMOS开关设计

设计一种能够工作在超低电源电压下的CMOS开关.该结构运用电压倍增器获得高压,此高压使开关产生的恒定大跨导和大信号摆幅能够在低压电路中传输信号,虚拟开关提高了信号传输精度.在分析电路工作机理的基础上,结合0.35μm标准工艺模型优化了电路参数.合理的电路结构设计和版图设计增加了电路的使用寿命.理论分析和Hsp ice模拟结果表明:该结构能够在低于1 V电源电压下工作,虚拟开关的应用使信号传输精度从69%提高到99.7%.该结构实现了低压下高精度的模拟开关设计.     

一种低功耗高共模抑制比运算放大器设计

为了解决传统伪差分跨导运算放大器共模抑制比较差的问题,提出了一种新型低功耗伪差分CMOS运算跨导放大器.通过共模前馈技术消除了电路输出节点处的输入共模信号,以便以最小的面积成本、功耗和寄生分量来提高共模抑制比(CMRR),并采用TSMC 0.18 μm CMOS工艺对该OTA进行模拟仿真.仿真结果表明,在2 pF电容负载下,该OTA的直流增益为46.4 dB,增益带宽为14.5 MHz,相位裕度为85°.该OTA的CMRR高达110.1 dB,且在1.2 V单电源电压下,其功耗仅为28.6 μW,面积仅为33×10^-5 mm².     

基于准浮栅技术的超低压运算放大器

分析了准浮栅晶体管的工作原理、电气特性及其等效电路,基于准浮栅PMOS晶体管,设计了超低压低功耗运算放大器．基于台积电的0.25μm CMOS工艺,利用Hspice对所设计的运放进行了模拟仿真．仿真结果显示,在0.8V的单源电压下,运算放大器的最大开环增益为76.5dB,相位裕度为62°,单位增益带宽为2.98MHz,功耗仅为9.45μW．     

采用混合MTJ/CMOS和SABL结构的密码算法电路设计

为了在提高轻量级密码算法(Lightweight cipher algorithm, LWCA)电路安全性的同时降低功耗,提出了一种磁隧道结(Magnetic tunnel junction, MTJ)/CMOS混合结构查找表(Look up table, LUT)电路,该结构通过与感测放大器逻辑(Sense amplifier based logic, SABL)元件配合可以实现完整的PRESENT-80加密算法电路。设计将MTJ器件引入防护电路设计中,进而提出了一种基于混合MTJ/CMOS结构的双轨查找表(Look-up table, LUT)电路结构。首先,基于40 nm CMOS工艺库和MTJ器件仿真模型,使用新提出的双轨查找表结构设计了加密算法电路工作过程中所需要的关键S-box电路并通过了仿真验证。然后,利用该电路和敏感放大器逻辑元件电路结构组合设计了PRESENT-80密码算法的完整电路。最后对所设计的电路模型进行了相关性功耗分析攻击(CPA)攻击,同时为了方便进行对比研究,还对使用传统CMOS单轨和SABL双轨结构实现的PRESENT-80加密算法电路模型进行了相同条件...