超高速4K单元NMOS随机存储器(MB 8211)

MOS随机存储器(RAM)作为电子计算机主存储器而大量需要的情况下,近几年来在高速化和高集成化方面部取得了很显著的进展。在高速化方面1K单元/芯片的取数时间为50～100毫微秒,在高集成化方面4K单元/芯片的MOS RAM都已进入了商品化阶段, 现在已有10余家半导体公司出售或者发表了有关4K单元RAM,其中大多数的取数时间是在300～600毫微秒的中低速范围内,目前,主要重点是放在大容量和低价格方面。然而,看来象1K单元MOS存储器那样,4K单元存储器显然也逐渐地向高速化方面前进,作为     

用于高性能存储系统的快速双极1024位随机存储器(RAM)

现代的数据处理系统的结构和性能受到组装密度和它的存储器的速度的极大影响,目前能做到的速度最快的存储器是采用集成双极工艺的半导体器件来实现的。双极随机存储器(RAM)除了它在快速主存方面的常规运用之外,还在超高速缓冲存储器和可写控制存储器方面得到了重要的新应用。高速的双极超高速缓冲存储器的存在已经使得建立存储器体系成为可能,在这个存储器体系内的大部份存储器是由速度比较慢的低成本存储器件来制成的。在控制存储器中采用高速大容量读/写存储器则大大扩展了它的存储容量,因而也具有有效价格的竞争能力。另外在将高速存储器与微处理机连用或用作联想存储器解决特殊用途方面,高速双极存储器也对计算机结构起到了促进作用。本文所述的1024位的ECL RAM 是作为西门子(Siemens)7·760计算机的超高速缓存和可写控制存储器用的。它是为西门子7·740,7·750和7·755计算机设计的GXB 10147型西门子128位ECL RAM 的继续。新的工艺和电路设计思想为典型的地址取数时间在15ns,功耗只有400 mW 的1024位RAM 研制铺平了道路。     

MCM7001型N-沟道MOS随机存储器——为微型信息处理机存储器设计提供新的可能性

1.MCM7001超高速MOS随机存储器 a.主要特点 MCM7001是1024字×1位(容量1K单元)的随机存储器(RAM),图1给出MCM 存储器所要求的主要功耗仅当芯选信号(CS)为高电平时才需要。在这一点上即使大的存储器系统中,其功耗也不会比被选的几个存储器大,实际上所选的存储器数量总和字长相适应的。因此,在大的存储器系统中就不存7001的逻辑图。其最大取数时间只有55毫微秒,它比同样规摸的其它MOS或双极型存储器(包括ECL双极型存储器)都快。与其它类型存储器相比,MOS器件的低功耗以及高速度成为其突出优点。表1给出三种不同类型1K单元存储器每位的功耗,取数时间及其乘积(速度-功耗积)。     

简讯

据报导在美国弗城举行的1975年国际固体电路会议上,英特尔公司发表了一个称为2106的n沟MOS 4K RAM(随机存储器)。这种4K RAM取数时间为80毫微秒,周期时间为150毫微秒,速度为目前市场上最快的4K RAM的三倍。存储单元采用与AMS 7001 1K RAM相类似的电荷泵浦式电路结构,如图1所示。     

1973年国际电子器件会议摘讯

美国贝尔实验室研制的1024单元P 沟道MOS随机存储器(MOS RAM)(Electronics.Dec.18,1972,p.29)采用电子束工艺重新生产后,使整个存储线路,包括地址、译码、读出放大器在内,可以放在一块47×71密耳~2的芯片上。这个数据较目前的MOS RAM 的面积小四倍。这个单管单元RAM 的对准精度为1微米,也是MOS RAM 的一个新记录。取数时间为45毫微秒(未改进以前,芯片取数时间为150ns,译者注),单元尺寸是栅长为4微米,接触孔为2微米见方。象以前的芯片一样,新的芯片也采     

隧道二极管高速存储器

存储器的工作速度是决定计算机处理信息速度的重要因素之一。作者等计划在电气试验所正在研制的 MK-6型超高速计算机中采用隧道二极管高速存储器,现已试制成容量为17位×16字的存储器,它采用线选法,每个存储单元由一个电阻,一只隧道二极管和一只普通锗二极管组成。将其用在时钟频率为两相5兆周的小型实验样机中试验结果表明,读出时间可达100毫微秒,整个存储周期为200毫微秒。本文对其存储方式和试制装置及其实验结果作了介绍。     

磁盘存储系统小评

为了满足计算机对大容量和快速取数时间存储器的要求,五十年代出现了磁盘装置。从那时候起,磁盘存储器工业的任务是提供其使用效率和性能不断改进的大容量存储器。由于对数据存储器的要求不断增长以及在降低成本的推动下,可换式磁盘装置现在广泛使用。这种磁盘由于可以互换因而提高了使用效率。衡量任何一台磁盘装置时常用的几个参数是平均取数时间、平均旋转等待时间、瞬时数据传     

高速MOS存贮器

作为现代电子计算机和电子交换机等信息处理装置的主存贮器和缓冲存贮器,半导体集成电路存贮器正受到注视。本文描述关于采用廉价的MOS集成电路作存贮单元而用双极集成电路作外围电路所构成的超高速缓冲存贮器的可能性的探讨、各个电路的设计、大规模集成(LSI)电路的构成和使用这样LSI电路存贮装置的试制研究结果。LSI是在同一陶瓷基片上把读出线和位线分离的MOS存贮单元和双极外围电路(矩阵、读出放大器)用梁式引线连接起来的多片形式。得到的高性能水平是单个512位LSI的取数时间为6毫微秒,1K字节存贮装置的取数时间为30毫微秒、周期时间为35毫微秒。从存贮装置的特性研究中判明了这次采用的电路形式和LSI的构成方法,对于高速化、高密度化是非常有效的。     

ECL 256×1双极全译码随机存储器组件的电路设计

为了适应千万次以上的大型计算机对超高速存储器的要求,中国科学院上海冶金研究所和北京计算技术研究所共同研制了双极全译码 ECL256×1随机存储器组件。它采用泡发射极、对通隔离、单层布线工艺。存储单元为并联二极管双射极单元[1]-[4]。芯片面积为2.6×3.2mm~2。试制样品的地址取数时间一般小于23ns。最小写入脉冲宽度小于15ns。功耗一般小于500nW,电源电压-5V±10%。工作时最高环境温度75℃。本文介绍单层布线256×1存储器组件的线路设计和测试结果。     

关于磁心和磁心存储器

大容量磁心存储器从几十微秒发展到1微秒至500毫微秒范围。在磁心的应用中逐渐发展成3D4W、2D3W、2(1/2)D3W、3D3W、2D2W、2(1/2)D2W等方式。线路技术有很大发展。磁心体的直接外围电路也从电子管发展到晶体管,进而集成电路化。磁心尺寸也从2 mm左右发展到0.4 mm左右。磁心体也从堆叠体改成部件化(即分体结构)或插件化。应当说磁心存储技术的发展,电子线路是命脉,结构是关键,元件器件是基础。兰者是个统一体,不可偏废。偏废一方就会给其它两方造成不必要的“压力”,总的水平也不易提高。因为存储器的速度已进入毫微秒量级,一切手段必须适应毫微秒技术的要求。因此,以磁心的基本脉冲特性和脉冲毫微秒技术为出发点,结合磁心存储器内的实际情况,也就是其特有的矛盾形式,利用电子计算机进行辅助设计已提到日程上来,部分地替代耗费巨大的模型试验,因而出现了电子计算机辅助设计(CAD)铁氧体存储器系统和方法。早期发表的文章对于系统噪音和衰减设定为常数,还需要进一步研究。这是一项值得人们非常重视的工作,应该说是磁心存储器设计工作成熟完善现代化的标志之一。在解决存储器具体矛盾时,电子线路存储方案起着主导作用,磁心板、磁心体的结构形式,也就是电子组装技术起着重要作用。磁心元件要想进一步发展,必须适应新形势下的新要求。     

电流型触发器集成电路

前言随着电子计算机与数据处理技术日趋复杂,对数字集成电路的速度提出了更高的要求。近十年来,集成电路的制造技术在不断改进,平均延迟时间已经从原来的10~2毫微秒减小到1毫微秒以内,几乎提高了二个数量级。最近正在进行亚毫微秒电路的研制,但困难还很多。在亚毫微秒电路中,晶体管的截止频率f_T 必须达到5～7千兆赫,为了实现这样高的截止频率,要求元件隔离时所产生的寄生     

圆柱形磁膜存储器

1.前言圆柱形镍铁磁膜记忆元件的磁通沿圆柱周线形成闭合磁路,这样便没有退磁场的问题,故可研制实用的厚磁膜。随着磁膜厚度的增加,输出讯号幅度也随之增大,在讯号幅度和所要求的读出驱动脉冲上升时间之间进行权衡,从而可降低对上升时间的要求。在读出上升时间为20毫微秒时,得到的讯号幅度大于±15毫伏。与薄磁膜相比,速度要差一些,但却有可能构成大容量存储器。实际上,由于系统延迟时间较长,尽管薄膜的开关时间很短,     

高速微孔铁氧体磁心存储器

一九六二年年底美国无线电公司计算机实验室利用一种新的方法研制成新型高速微孔铁氧体磁心。研究结果表明,采用这种新技术研制存取周期为100毫微秒的随机选取的中等容量的存储器是有可能的。这种新技术主要是采用了电子束钻孔法和使磁心板印制电路化。根据4×8磁心板的实验数据来看,认为获得存取周期为150毫微秒、容量为1000字、字长为40位的     

信息存取技术的革新

目前,信息存取工业正在发生变革,因此,很难准确地预测未来的存储技术。已出现了一些诸如磁泡存储器、电荷耦合器件、电子束存储器、横挡壁存储器等弥补取数时间差距的技术。这些技术都有程度不同的希望,但是只有在证明其一系列重要性能指标较高之后,它们才能在存储器工业领域中得到发展。这些指标包括:产品的可靠性、性能、容量和位价格。因此,一个厂家要想使自己的产品占领先地位就必须开展技术革新。这是因为存储器工业的变化是发生在包括材料、工艺方法、产品和系统技术等的广阔范围里。     

RAM升级全攻略

ＲＡＭ就是我们常说的随机存储器 ,主要包括 :系统随机存储器 (内存 )、显示存储器 (显存 )、处理器缓冲存储器 (缓存 )。想让计算机性能卓越 ,ＲＡＭ可是关键的一环哟 !现在我就结合本人机器的情况给大家“指点指点”。首先登场的是———处理器缓冲存储器 (缓存 ) ,这可是提升系统性能最关键的武器 !大家不会忘记１９９８年以Ｍｅｎ ｄｏｃｉｎｏ为内核的Ｃｅｌｅｒｏｎ吧 (就是常说的ＣｅｌｅｒｏｎＡ系列 ) ,它因为在ＣＰＵ芯片中嵌入了１２８Ｋ二级高速缓存 ,就摇身一变成了具有高超频能力的简版“ＰⅡ”。“听你这么说 ,难道你是Ｉｎ…     

高速计算机中兆位存储矩阵的设计问题

本文详细讨论了用于存储系统的脉冲传输矩阵的性能。力图得到适合于实际系统的设计准则。采用微带技术是解决该问题的一个经济途径。在技术上,特性阻抗为50欧姆的微带将给予全面的最佳性能。采用宽约一毫米的导体与间隔约二毫米的电镀的屏蔽地线将获得取数时间小于六毫微秒及体积小于一立方米的传输系统。     

采用硅-兰宝石工艺的高性能低功率互补MOS存贮器

简介——采用硅栅工艺和器件沟道长度为5微米制作的硅-兰宝石互补MOS反相器已达到毫微秒的传输延迟和微微焦耳的动态功率与延迟乘积。除了开关速度快和动态功耗低以外,反相器具有低的泄漏电流,所以得到了低的静态功耗。 已制作了两种具有单个反相器性能特点的复杂的硅-兰宝石互补MOS存贮器。十种是铝栅256位全译码的静态随机存取存贮器,特征是在10伏时典型的取数时间为50毫微秒,静态功耗为每位0.4微瓦,动态功耗为每位10微瓦。在5伏工作时典型的取数时间是95毫微秒。另一种是硅栅256位动态移位寄存器,特征是10伏时可以在200兆赫时钟信号下工作,5伏时工作于75兆赫。在50兆赫和5伏时,典型的动态功耗是每位90微瓦。     

大型通用计算机的高速处理方式

本文叙述了日立公司新近研制的超大型计算机M-200H系统。为了提高机器的处理性能,对逻辑设计以及硬件技术进行了各种改进。这里,值得注意的是:(1)加强了流水线控制方式(在一个机器周期内可进行二次缓冲存储器存取,消除了因指令不在所引起的流水线混乱);(2)与此有关的LSI的研制(在同一单片上集成3,072位高速存储元件和470门的逻辑电路)和缓冲存储器用高速(存取周期为5.5ns)1K位RAM。本文提要地叙述M-200H系统的高速处理方式。     

具有内部定时和低功耗的4096单元单管随机存储器

本文较详细地讨论了单管P-沟道4096单元随机存储器(RAM)。设计上的生要特点是有灵敏的读出-再生放大器,可以允许仅有0.065 Pf的存储电容。为了得到400 ns的取数时间而应用了自举原理,功耗为150 mW。采用了新的快速移位寄存器作为内部定时电路。这个定时电路产生存储器的时钟信号,从而将外部信号减少到只有一个时钟信号和1个芯选信号。芯片尺寸为3.01×4.44 mm~2。     

高速缓存单元原理及设计实现

Cache是一种容量小、速度快的存储器阵列,位于主存和CPU内核之间,保存着最近一段时间处理器涉及到的主存块内容。为了改善系统性能,CPU尽可能从Cache中读取数据,减小慢速存储器给CPU内核造成的存储器访问瓶颈问题的影响。