数模混合电路的全芯片防静电保护

随着集成电路的迅速发展,特别是数模混合电路的广泛应用,静电放电(ESD)已成为导致集成电路内部静电损伤的可靠性问题,它常常在集成电路的输入、输出端口以及从电源到地的电路内部形成,给芯片的制造和设计带来了很大的困难.文章对芯片防静电保护电路进行了总结,分析和讨论了几种数模混合电路防静电保护技术.     

砷化镓放大器件在光接收设备中应用的优势

介绍砷化镓(GaAs)放大器件的特性,分析光接收设备采用GaAs放大器件的必要性,并阐述高电平输出的光接收设备在实际网络中应用的优势.     

基于CMOS工艺的IC卡芯片ESD保护电路

介绍了ESD保护结构的基本原理,并提出一个基于CMOS工艺用于IC卡芯片的保护电路.讨论了一些重要的设计参数对ESD保护电路性能的影响并进行了物理上的解释.     

一种新型IC保护单元ESD评价方式——TLP测试

集成电路的抗ESD能力主要是通过端口的保护结构组合来实现,如何评价保护结构自身的抗ESD能力,被广大的设计人员所越发重视。文章主要介绍一种新型的集成电路ESD保护结构的抗ESD能力测试方式-TLP（传输线测试）测试方式,文章介绍了TLP测试原理、主要的测试机理以及通过测试实例来解释TLP测试方法的优点,该方法能够准确评价每种ESD保护结构的抗ESD水平,为设计人员提供帮助。文章还把TLP并与常用的器件级ESD评价方法做比较,说明两种方法的不同之处以及相互问的关系。     

深亚微米CMOS IC全芯片ESD保护技术

CMOS工艺发展到深亚微米阶段,芯片的静电放电(ESD)保护能力受到了更大的限制。因此,需要采取更加有效而且可靠的ESD保护措施。基于改进的SCR器件和STFOD结构,本文提出了一种新颖的全芯片ESD保护架构,这种架构提高了整个芯片的抗ESD能力,节省了芯片面积,达到了对整个芯片提供全方位ESD保护的目的。     

基于D类功放IC—TPA3122的芯片设计

数字功率放大器,称为D类音频功率放大器.其在数字功率市场越来越火爆,在数据化及便携式产品市场经济很有优势.传统的放大器体积偏大,效率偏低,而数字功率放大器的效率较高,小微型化,节能节源的发展形势使D类数字功率放大器有了长足的发展进步.该文所设计系统以D类数字功率放大器为主要配置,输出的开关管连接成H结构,能极大地降低损...     

用于双极电路ESD保护的SCR结构设计失效分析

针对目前双极电路的ESD保护需求,引入SCR结构对芯片进行双极电路ESD保护。通过一次流片测试,发现加入SCR结构的电路芯片失效,SCR结构的I-V特性曲线未达到要求。从设计问题和工艺偏差两方面入手,分析了失效原因,通过模拟仿真,验证了失效是因为在版图设计时为节省版图面积,将结构P阱中NEMIT扩散区域边上用来箝位的电极开孔去掉造成的,并非工艺偏差导致的。通过二次流片测试,验证了失效原因分析的正确性,SCR器件结构抗ESD电压大于6kV,很好地满足了设计要求。     

基于TTA的异步微处理器设计及其VLSI实现

本文针对传输触发体系结构设计了一款异步微处理器.由于异步TTA采用分布式的控制方式,数据相关会导致程序执行错误,因此提出了一种数据源选择技术来保证程序执行的正确性,并给出了异步TTA的微体系结构与电路实现.最后,在0.18μm工艺下采用基于宏单元的异步集成电路设计方法实现了该异步微处理器.实验结果表明提出的数据源选择技...     

基于DW01芯片的锂电池保护电路设计

本文介绍了DW01芯片的结构以及工作原理,并给出了单节锂电池的双重保护电路设计,该电路具有体积小巧、保护灵敏等特点。     

一种快关断的新型ESD电源箝位电路

提出了一种新型电源箝位电路,旨在解决传统电路中存在的泄漏电流大、误触发、低导通时间等问题.该电路通过引入双极晶体管(BJT),利用BJT电流放大作用以降低电容容值,再利用MOS管和串联二极管的反馈作用以调整触发电压,来提升箝位电路的性能.仿真结果表明,该电路可以快速响应ESD事件,并且可以实现快速关断的功能,从而快速泄...     

基于ESD的芯片失效分析

提出了一种基于静电放电（ESD）的芯片可靠性测试及失效分析流程,并且以芯片静电放电测试为例详细阐述了芯片失效分析的过程与实现方法,包括电性失效分析和物理失效分析。通过专用仪器对芯片进行了静电放电测试,并利用红外微光显微镜（EMMI）及砷化镓铟微光显微镜（InGaAs）等实现芯片故障定位,从而确定芯片的失效模式与失效机理,实验证明该方法切实有效,这种失效分析的结果对优化集成电路的抗静电设计以及外部工作环境的完善都具有重要的参考意义。     

功率集成电路中的高压电源和地之间的ESD保护

重点讨论了应用于功率集成电路的高压电源和地之间的一种采用动态检测电路的ESD保护电路,介绍了他的电路结构和工作原理,利用HSpice软件对其在ESD脉冲和正常工作2种情况下的功能进行了仿真,并模拟了保护电路中各器件的尺寸对电路性能的影响。仿真结果证明这种保护电路能满足ESD保护的要求,实际流水结果通过了4 kV HBM测试。     

集成电路中的ESD保护

随着科学技术的飞速发展、微电子技术的广泛应用及电磁环境越来越复杂,对静电的电磁场效应,如电磁干扰(EMI)及电磁兼容性(EMC)问题越来越重视.简要介绍静电放电(ESD)的产生及在集成电路工艺、器件中的防护措施,并提供了现今流行的保护电路.     

CMOS片上电源总线ESD保护结构设计

随着集成电路制造技术的高速发展,特征尺寸越来越小,静电放电对器件可靠性的危害也日益增大,ESD保护电路设计已经成为IC设计中的一个重要部分.讨论了三种常见的CMOS集成电路电源总线ESD保护结构,分析了其电路结构、工作原理和存在的问题,进而提出了一种改进的ESD保护电源总线拓扑结构.运用HSPICE仿真验证了该结构的正确性,并在一款自主芯片中实际使用,ESD测试通过±3 000 V.     

一种新型互补电容耦合ESD保护电路

提出了一种改进型的基于亚微米工艺中ESD保护电路,它由互补式电容实现,结构与工艺简单。电路采用0.6μm1P2MCMOS工艺进行了验证,结果表明,ESD失效电压特性有较明显改善,可达3000V以上。     

MOS集成电路ESD保护技术研究

重点论述了ESD失效模式失效机理和MOS集成电路ESD保护电路。     

CMOS电路中ESD保护结构的设计

本文研究了在CMOS工艺中I/O电路的ESD保护结构设计以及相关版图的要求,其中重点讨论了PAD到VSS电流通路的建立。     

混合信号IC的ESD保护电路设计

从电路设计的角度,介绍了混合信号IC的输入、输出、电源箝位ESD保护电路.在此基础上,构建了一种混合信号IC全芯片ESD保护电路结构.该结构采用二极管正偏放电模式,以实现在较小的寄生电容情况下达到足够的ESD强度;另外,该结构在任意两个pad间均能形成ESD放电通路,同时将不同的电源域进行了隔离.     

一种CCD静电保护电路的设计

介绍了一种适用于电荷耦合器件(CCD)的静电保护电路.在对该静电保护电路工作原理分析的基础上,通过电路仿真确定了静电保护电路中MOS管的电学参数,再由半导体器件仿真确定了其工艺条件,并按此条件制作了静电保护电路.通过人体模型静电放电试验对该静电保护电路进行测试,结果表明CCD的抗静电能力由原来的不足100 V提高到450 V.