改善DC/DC变换器动态响应性能的控制新策略研究

针对现代工业对DC/DC变换器响应性能所提出的要求,在现有控制和建模方法的基础之上,对改善DC/DC变换器的动态响应性能的几种控制策略进行了归纳和总结。简要讨论了其控制原理,并比较了各种现代控制策略的优缺点。最后对DC/DC变换器控制方法的发展作了一定的展望。     

增强DC/DC变换器动态响应的新方法

现代MPU和DSP中使用的节能技术会使负载电流在工作时有大幅度的变动,负载电流阶跃的转换速率和振幅可能非常高。例如,Intel Pentium4电流阶跃的转换速率可能高达350A/ms。但是,电源线路中允许的最大电压降落或过冲不得超过100~120mV!因此,电源设计工程师经常面临的一 个难题是如何在当负载电流高速瞬变时能提供快速的动态响应。标准解决方案为提高DC/DC变换器和稳压器的负载动态响应,许多设计工程师选择使用大容量输出电容器。大容量电容器通常必须具有非常低的ESR(等效串联电阻)值。这代表着必须以并联方式连接众多电容器。此解决方…     

DC-DC变换器突加负载时的动态性能研究

提出了一种能够有效改善DC-DC变换器动态性能的方案。该方案是在全桥电路基础上并联一单端正激变换电路，使变换器负载从10%轻载突加到100%满载时，其暂态过程小于1μs输出电压达到设计要求。文中对具体电路进行了详细分析，并通过仿真进行了验证。     

基于动态相量法的PWM DC/DC变换器的建模与分析方法

文章从动态相量的概念以及基本性质出发,推导了动态相量法应用于PWM DC/DC变换器建模与分析的数学方法。首先介绍了纹波的计算方法,引入了选择模式分析法对PWM DC/DC变换器动态相量模型进行简化,建立了小信号模型,并以PWM BUCK/BOOST双向DC/DC变换器为例,用MATLAB软件建立了PWM DC/DC变换器的动态相量模型,将之与时域仿真模型进行了比较,验证了该方法的有效性。     

低压大电流输出DC＼DC变换器的研制

本文介绍一种输出５Ｖ／１０Ａ的ＤＣ／ＤＣ变换器的设计和制作。重点介绍了通过提高产品工作效率，元器件的选择和有效的热设计来提高产品可靠性的方法。     

低压输入小功率DC/DC变换器的研制

文中论述了5 V输入±15 V输出的小功率DC/DC变换器的设计和批量化持续改进过程的技术总结,详细地介绍了该产品的电路、结构设计及关键问题解决,论证了厚膜混合集成DC/DC变换器小型化、批产化和高可靠的设计原则。     

DC/DC开关变换器滑模变结构控制的新方案

本文在滑模等价控制的基础上,考虑实际控制中的非理想切换条件,提出了一种适合PWM型DC/DC开关变换器的滑模变结构控制算法简单的新方案.该控制算法依开关工作周期,动态地对滑模误差进行修正,从而动态地补偿控制量的大小,将有利于近似地保证系统沿着切换面运动,并可以减少系统稳态误差,达到削弱乃至消除高频抖动的目的.以Boost变换器为例的仿真结果表明,本文的控制方案可以减少系统超调,缩短过渡过程时间,改善系统的动态品质,并有效地解决滑模控制中的高频抖动问题.     

W型沟槽MOSFET提高DC—DC变换器效率

电脑和电信应用对电源的要求迅猛地推动了功率变换用的半导体器件的发展。据予测，下一代微处理器对电源的要求是：具有较高的负载电流转换速率2A／ns，GHz级的工作频率和大约1V的低输入电压。显而易见，电源就要求高效的DC—DC变换器。     

DC/DC变换器的PWM控制技术

ＤＣ／ＤＣ变换器广泛应用于便携装置（如笔记本计算机、蜂窝电话、寻呼机、ＰＤＡ等）中。它有两种类型,即线性变换器和开关变换器。开关变换器因具有效率高、灵活的正负极性和升降压方式的特点,而备受人们的青睐。开关稳压器利用无源磁性元件和电容电路元件的能量存储特性,从输入电压源获取分离的能量,暂时地把能量以磁场形式存储在电感器中,或以电场形式存储在电容器中,然后将能量转换到负载,实现ＤＣ／ＤＣ变换。开关稳压器的框图示于图１。实现能量从源到负载的变换需要复杂的控制技术。现在,大多数采用ＰＷＭ（脉冲宽度调制）…     

低输入高效率高可调性DC/DC转换器的设计

设计了一种基于0.6 μm BiCMOS工艺的低功耗、微功率、低输入、高输出、高效率、高可调性PFM升压型DC/DC转换芯片.分别采用高低压结合、预充电和抗饱和、固定关闭时间电流模式控制结构以达到低工作电压、高效率、高可调性和稳定的电压输出.本芯片采用XFAB公司的XB06工艺流片成功.测试结果表明,芯片的工作电压可低至1 V,无负载时静态电流仅为20μA,在输入电压/负载电流分别为1.5 V/15 mA、6 V/500μA的情况下能稳定地输出3.3、35 V,最高转换效率可达85%.     

DC/DC变换器自适应模糊逻辑控制器设计

文章为DC/DC变换器设计了一种自适应模糊逻辑控制器（AFLC）。所提出的AFLC不需要专家系统提供决策参数和控制规则,而是使用模型数据文件来产生参数和规则,该模型数据文件包含输入输出对的整体概况。所提出的控制器使用8位微控制器来实现降压、升压和降压-升压变换器。     

一种新的应用于开关电容DC/DC转换器的补偿电路

采用Chartered 0.35μm CMOS工艺,设计实现了输入电压范围2.7～5.5 V,负载电流高达200mA的降压式开关电容型DC/DC转换器.为了在整个输入电压和负载电流范围内稳定输出电压,并且提高输出电压精确度,在对开关电容转换器环路建模分析后,提出了一个新的应用于开关电容DC/DC转换器的频率补偿电路.该...     

一种新型高电压ZVZCS三电平DC/DC变换器的研究

介绍一种适用于高电压场合的新型ZVZCS三电平DC／DC变换器，详细分析了电路的工作原理。设计实例和仿真结果验证了理论分析的正确性。     

一种新型正激零电压零电流转换PWM DC/DC变换器

提出一种新型的零电压零电流转换(ZCZVT)的正激拓扑。拓扑工作频率为300kHz,能实现主开关管的零电压开通(ZVS)和零电流关断(ZCS),同时辅助开关管也能实现零电流关断(ZCS),且变压器的磁通复位不需要辅助绕组。文章进行了拓扑的稳态分析,并且讨论了谐振电路的参数设计。最后,在研制一台48V输入、12V/100W输出样机的基础上,实验验证这种新型正激ZCZVT PWM DC-DC变换器的软开关特性。     

新一代GaN基DC/DC Buck电源模块测试与分析

文中对宜普电源转换公司(EPC)Buck转换器EPC9107进行参数测试与分析。测试结果表明,当EPC9107电源模块工作于开关频率1000 kHz、宽幅输入电压12~28 V时,输出电压恒定3.3 V,输出电流约为0~16 A,效率最高约为96.1%,功率密度约为14 W·cm-3,转换时间小于4 ns,具有良好的抗干扰度和瞬态响应,纹波小于20 mV。该模块的整体性能均优于当前硅基DC/DC电源模块。     

一种DC/DC变换器的设计与实现

本文介绍了一种新颖的具有升降压功能的DC/DC变换器的设计与实现，具体地分析了该DC/DC变换器的设计（拓扑结构、工作模式和储能电感参数的设计），详细地阐述了该DC/DC变换器控制系统的原理和实现，最后给出了测试结果。     

A Soft-Switching Scheme for an Isolated DC/DC Converter With Pulsating DC Output for a Three-Phase High-Frequency-Link PWM Converter

This paper outlines a soft-switching mechanism based on zero-voltage-zero-current-switching (ZVZCS) principle for the front-end isolated dc/dc converter of an isolated three-phase rectifier-type high-frequency-link bidirectional power converter. In conjunction with a back-end dc/ac converter operating with a novel patent-filed hybrid modulation scheme outlined in , , and that reduces the number of hard-switched commutation per switching cycle, the proposed ZVZCS scheme can lead to less overall switching losses than other conventional switching schemes. The proposed ZVZCS scheme is effective for various load conditions, operates seamlessly with a simple active-clamp circuit, and is suitable for applications where low-voltage dc to high-voltage three-phase ac power conversion is required.      

A Novel Penalty Controllable Dynamic Voltage Scaling Scheme for Mobile Multimedia Applications

Multimedia decoding is one of the key parts of many popular mobile multimedia applications, such as video telephony, streaming, and video playback. Since the multimedia decoding consumes a significant amount of energy on processors, it is crucial to lower the power consumption and prolong the battery life. In this paper, the statistical analysis of more than 600 processor load trace files is first presented. From the analysis, we found that it is feasible to predict the processor load of multimedia applications accurately using a low order linear time series model if the load is sampled using the feature period, which is obtained with fast Fourier transformation. Based on the analysis, we propose a novel interval-based DVS scheme to achieve penalty controllable energy reduction. The DVS scheme does not need any task profile or involvement of application program, and it is compatible with the service model of general purpose mobile operating systems. In addition, the proposed DVS scheme can handle the nonstationary behavior using an efficient online change detector, and important parameters, such as coefficients of the linear time series model, are estimated on the fly. More importantly, the proposed scheme can keep the overscaling rate (OSR) around a certain predefined value. Since the OSR has a simple and stable relationship with the deadline miss rate (DMR), the penalty incurred by DVS is effectively controlled. Experimental results show that the proposed DVS scheme achieves a much smaller prediction error than previous approaches and achieves a significant processor energy reduction with adjustable and controlled penalty