等电子掺杂的高质量GaAs和InP外延片

业己证明,在GaAs或InP上生长的应变等电子掺杂缓冲层可以使外延片的位错密度激烈地降到原来数值的1/20以下。由于同种因素,带边的光致发光效率也相应地增强。与未生长应变等电子掺杂缓冲层比较,用深能级瞬态能谱(DLTS)测量实际上未检测到深能级。用这种外延片制备的光电和电子器件与用常规外延片制备的相比较,发现器件性能有很大改善。     

FEC法生长Si和In双掺GaAs单晶生长技术

研究了几种消除LEC GaAs材料的位错措施以降低温度梯度从而尽可能降低晶体的热应力。掺入等电子In或Si使杂质硬化,为了抑制晶体表面产生位错,开发了全液封切克劳斯基(FEC)晶体生长技术。结合以上三种技术开发出了Si和In双掺FEC GaAs单晶生长技术以消除位错。采用此技术已生长出半导体低位错密度的GaAs晶体,经证实这种掺Si和In低位错GaAs衬底可以满足GaAs LED制作。     

分子束外延In掺杂硅基碲镉汞研究

利用分子束外延(Molecular Beam Epitaxy, MBE)系统生长了In掺杂硅基碲镉汞(Mercury Cadmium Telluride, MCT)材料。通过控制In源温度获得了不同掺杂水平的高质量MCT外延片。二次离子质谱仪(Secondary Ion Mass Spectrometer, SIMS)测试结果表明,In掺杂浓度在1×10¹⁵～2×10¹⁶ cm^-3之间。表征了不同In掺杂浓度对MCT外延层位错的影响。发现位错腐蚀坑形态以三角形为主(沿<■>方向排列),且位错密度与未掺杂样品基本相当。对不同In掺杂浓度的材料进行汞饱和低温处理后,样品的电学性能均有所改善。结果表明,In掺杂能够提高材料的均匀性,从而获得较高的电子迁移率。     

LPE Ga_(1-x)Al_xAs/GaAs异质结缺陷研究

本文用熔融KOH化学择优腐蚀,金相显微镜,扫描电镜阴极荧光研究了液相外延生长的Ga_(1-x)AlxAs/GaAs中位错的延伸和分布.观察到异质结Ga_(1-x)AlxAs/GaAs中位铅延伸和密度分布与界面成分值x有关.在一定x值范围内,观察到界面层中存在位错网络,这种位错网络对衬底位错向外延层延伸有抑制作用.在此x值范围内外延层是无位错的.用高压透射电镜观察位错网络的平面和剖面分布特征,并对网络形成机理进行了定性讨论.     

氩气氛中高纯GaAs的外延生长

采用AsC_T_3-Ga-Ar系统外延生长 GaAs,获得了77K电子迁移率为 2.05 × 10~3cm~2/V·s和峰值迁移率高达 3.78 ×10~5cm~2/V·s(在 35K)的结果.为了比较,用同一批源材料分别在Ar气和N_2气系统中外延生长GaAs,井作了霍尔测量.结果表明,Ar气系统较有利于制备高纯GaAs,尤其是生长厚度较薄的外延层.光致发光研究结果揭示了Ar气系统中生长未掺杂外延层的主要残留受主杂质是碳.     

优质GaAs/Si材料的研制

用国产分子束外延设备(Ⅳ型)在p型Si衬底上用三阶段生长法生长出优质GaAs外延层。测试样品为2μm厚,n型掺杂浓度5×10~(16)cm~(-3)。测量结果为x射线双晶衍射回摆曲线半峰宽225弧秒;低温光荧光谱半峰宽在10K时为5meV,外延层表面位错密度10~6cm~(-2)。     

ALE法对InSb/GaAs异质薄膜电学性能的改进

以GaAs(100)为衬底,采用原子层外延(ALE)的方法在GaAs缓冲层和常规InSb外延层间引入85个周期约30 nm的InSb低温缓冲层,以快速降低InSb和GaAs界面间较大的晶格失配(14.6%)对外延层质量造成的不利影响,从而改进异质外延薄膜的电学性能。实验结果显示,ALE低温缓冲层能较快地释放晶格失配应力,降低位错密度。室温和77 K的Hall测试显示,引入低温ALE缓冲层生长的InSb/GaAs异质外延薄膜,其InSb外延层本征载流子浓度和迁移率等电学性能较常规的方法有着较大的改进。     

基于100mm国产SiC衬底高性能AlGaN/GaN异质结外延材料

南京电子器件研究所提出了一种"AlN表面原位图形化"技术,将AlN成核岛台阶化(图1),改善GaN缓冲层的外延生长模式,抑制GaN/AlN界面位错的生成以及纵向延伸,从而降低GaN缓冲层的穿透位错密度。另外,原位制备工艺容易实现,避免杂质引入,降低外延成本。采用该技术在100 mm国产高纯半绝缘SiC衬底上制备出1.8 μm厚高质量GaN HEMT外延材料,GaN缓冲层(002)和(102)面摇摆曲线半高宽分别达到56、147 arcsec(图2),与常规工艺相比位错密度降低80%,二维电子气室温迁移率达到2 300 cm^2/(V·s),材料结晶质量和电学特性获得显著提升。     

一种新颖的器件——高电子迁移率晶体管(HEMT)

<正> 据报道,日本最近采用美国的研究成果研制成高电子迁移率晶体管(HEMT)。美国贝尔实验室 Dingle 等人于1978年发现了在周期性生长的高纯 GaAs 和 n 型 AlGaAs 超晶格中可达很高的电子迁移率的现象。一般说来,由杂质离子引起半导体中载流子的散射使电子速度受到限制。然而,在超品格中可实现调制掺杂,就是说当用来提供电子的掺杂层和加速渡越的高纯层分开时即可以大幅度地提高电子迁移率。HEMT 结构的截面图示于下图。在半绝缘衬底上进行分子束外延,以形成高纯 GaAs 层     

In0.5Ga0.5As/In0.5Al0.5As应变耦合量子点的形貌和光学性质

提出了利用分子束外延方法生长In0.5Ga0.5As/In0.5Al0.5As应变耦合量子点，并分析量子点的形貌和光学性质随GaAs隔离层厚度变化的特点。实验结果表明，随着耦合量子点中的GaAs隔离层厚度从2 nm增加到10 nm，In0.5Ga0.5As量子点的密度增大、均匀性提高, Al原子扩散和浸润层对量子点PL谱的影响被消除，而且InAlAs材料的宽禁带特征使其成为InGaAs量子点红外探测器中的暗电流阻挡层。由此可见，选择合适的GaAs隔离层厚度形成InGaAs/InAlAs应变耦合量子点将有益于InGaAs量子点红外探测器的研究。     

一种获得低补偿比GaAs外延材料新技术

<正>众所周知,GaAs汽相外延中,衬底中的补偿杂质以自掺杂和外扩散的形式进入外延层,引起外延材料的补偿.近年来,从补偿比来研究掺杂GaAs的行为渐渐地受到了重视.我们采用一种新技术生长了具有低补偿比的GaAs外延材料.实验是在AsCl_3/H_2/Ga体系和立式炉中进行.衬底是<100>取向的掺Cr半绝缘GaAs单晶,在同样条件下,采用新技术和普通工艺两种方法生长的外延材料,其结果是,新技术的室温μ_H略高于普通法,而77°K的μ_H却有明显的提高.根据迁移率的结果分析来确定外延层中杂质的补偿比N_A/N_D,结果表明,新技术生长的外延材料,其杂质补偿比,比通常方法生长的要低,较好的结果是<0.2.     

蒸汽压控制温差液相外延法

本文介绍了一种用于Ⅲ一Ⅴ族半导体化合物生长的新的液相外延法——蒸气压控制温差液相外延法。该方法的特点在于在生长系统中引入适当的Ⅴ族元素蒸气压以抑制Ⅴ族元素空位的产生;外延生长由母液中的温度梯度来维持;生长过程中衬底温度保持恒定,且生长温度大大低于普通液相外延法。将该方法用于GaAs液相外延获得了高质量的外廷层,其室温非有意掺杂载流子浓度小于2×10~(15)/cm~3,电子霍耳迁移率大于6000cm~2/v·sec,位错腐蚀坑密度可低至470/cm~2。     

MOCVD生长的高质量掺碳GaAs/AlGaAs材料的特性研究

利用低压金属有机化合物汽相淀积方法,以液态CCl4为掺杂源生长了高质量的碳掺杂GaAs/AlGaAs外延材料,研究了CCl4流量、生长温度和V/Ⅲ比等因素对外延材料中的碳掺杂水平的影响。采用电化学CV方法、范德堡霍耳方法、低温光致发光谱和X射线双晶衍射回摆曲线测量等方法对碳掺杂外延材料的电学、光学特性进行了研究。实验制备了空穴浓度高达1.9×1020cm-3的碳掺杂GaAs外延材料和低温光致发光谱半宽小于5nm的高质量碳掺杂Al03Ga0.7As外延层。在材料研究的基础上,我们以碳为P型掺杂剂生长了GaAs/A1GaAs/InGaAs应变量子阱980nm大功率半导体激光器结构,并获得了室温连续工作1W以上的光功率输出。     

掺In半绝缘GaAs衬底上外延GaAs的晶格失配研究

本文报道了在掺In半绝缘GaAs衬底上的液相和汽相外延生长,并用x射线双晶衍射和光学显微等方法研究外延层和衬底之间的晶格失配.结果表明,当衬底中In组分x<0.004时,外延层失配应力主要由弹性形变调节,不出现失配位错,并可得到很好的表面形貌;当x≥0.006时,外延层产生失配位错,失配应力主要由失配位错调节,液相外延层表面出现沿[110]和[110]方向的十字网络.当外延层产生范性形变时衬底中的临界In组分x_c在0.004和0.006之间.     

无掩模Si圆柱纳米图形衬底上GaAs的异变外延生长

采用金属有机化学气相沉积方法在无掩模的直径为400nm的圆柱Si(100)图形衬底上外延生长了GaAs薄膜。图形衬底采用纳米压印技术及反应离子刻蚀技术制作而成。运用两步法生长工艺在此图形衬底上制备了厚度为1.8μm的GaAs外延层。GaAs的晶体质量通过腐蚀坑密度和透射电镜表征。图形衬底上的GaAs外延层表面腐蚀坑密度约1×107 cm-2,比平面衬底上降低了两个数量级。透射电镜观测显示大部分产生于GaAs/Si异质界面的穿透位错被阻挡在圆柱顶部附近。     

In Ga As/Ga As超晶格的界面研究

In_xGa_(1-x)As/Ga As之间晶格失配度与X成线性关系,其最大值为7％。因而当外延层厚度大于临界厚度时在界面会产生微缺陷,这些缺陷对其材料性能有很大影响。因此对In x Ga_(1-x)As Ga As界面研究就显得很重要。本工作就GaAs衬底上MBE生长In_(0.2)Ga_(0.8)As/Ga As超晶格样品进行平面,断面的TEM研究。实验结果表明超晶格平整,均匀,只看到位错一种微缺陷。GaAs衬底内位错。表面机械损伤会在超晶格层内引入位错。在In Ga As Ga As界面上失配位错情况如图1所示。图1a为[110]方向衬象,可见界面上位错线及露头(箭头所示)倾转约30,在图1b中看到位错网络,箭头所示位错为1a中所示的露头。     

高电子迁移率晶体管材料结构的制备及分析

针对高电子迁移率晶体管(HEMT)器件,分析了双δ掺杂 GaAs HEMT的结构组成,基于固源分子束外延方法制备了双δ掺杂 GaAs HEMT的缓冲层、沟道层、平面掺杂层和隔离层等多层材料结构。采用 X-ray射线衍射、透射电镜研究了多层材料的结构。范德堡霍尔测试结果表明, HEMT的2DEG测试浓度为1.82×1012 cm-3,电子迁移率大于6520 cm2·V-1·s-1。     

N-GaAs/(In,Ga)As HEMT

采用n-(AI,Ga)As/GaAs异质结构材料制作的高电子迁移率晶体管(HEMT)在微波与超高速器件中已逐步成熟,并已开始出现实用化产品。 本简讯首次报导采用汽相外延方法在半绝缘GaAs衬底上生长N-GaAs/(I,Ga八s异质结构材料制作的HEMT,并已证实器件在低温下未出现陷附中心造成的异常。(国外均采用MBE生长的材料)。 所用材料结构为半绝缘GaAs衬底上汽相外延约1卜m In人a1.仲s层(X=0.15)及o.2～0.3urn N-GaAs层,(In,Ga八s层不掺杂,而GaAs层掺杂浓度约 5 x 10‘”cm-‘。为研制HEMT,采用厚度监控技术使顶部N-GaAs层减薄至1000A以内。…     

原位退火对Si基CdTe材料的位错抑制研究

硅与碲镉汞之间的外延碲化镉缓冲层能够减小外延过程中产生的高达10⁷ cm^-2的位错密度,高温热退火是抑制材料位错的有效方法之一。传统的离位退火技术会导致工艺不稳定和杂质污染等,而原位退火则可有效解决这些问题。利用原位退火技术对分子束外延生长的硅基碲化镉材料进行了位错抑制研究。对厚度约为9■m的碲化镉材料进行了6个周期不同温度的热循环退火,并阐释了不同退火温度对硅基碲化镉材料位错的抑制效果。采用统计位错腐蚀坑密度的方法对比了退火前后材料的位错变化。可以发现,在退火温度为520℃时,位错密度可以达到1.2×10⁶ cm^-2,比未进行退火的CdTe材料的位错密度降低了半个数量级。     

GSMBE生长SiGe/Si材料的原位掺杂控制技术

在特定温控下对掺杂气体分子的状态和活性进行控制 ,建立了一套具有自主知识产权的气源分子束外延工艺生长 Si Ge/Si材料的原位掺杂控制技术。采用该技术生长的 Si Ge/Si HBT外延材料 ,可将硼杂质较好地限制在 Si Ge合金基区内 ,并能有效地提高磷烷对 N型掺杂的浓度和外延硅层的生长速率 ,获得了理想 N、P型杂质分布的 Si Ge/Si HBT外延材料