综合法研究量子可逆逻辑电路

摘 要：量子可逆逻辑电路优化与综合主要是研究在给定的量子门和量子电路的约束条件下,找到最小或较小的量子代价电路以实现所需电路逻辑功能。量子逻辑真值表综合法是量子电路可逆逻辑综合中最有效的方法之一,它包括正向综合、逆向综合和双向综合。本文推广和定义了横向汉明距离、纵向汉明距离和交叉汉明距离,使用广义汉明距离提出了一种量子电路优化与综合的新方法。研究表明,此方法使量子逻辑电路得到了更好的优化。     

基于改进遗传算法的量子可逆电路综合

针对可逆电路到量子电路的有效映射问题,提出了带禁忌表的大变异自适应遗传算法,用于量子可逆电路的综合.选取量子非门、控制非门、控制V门与控制V+门(NCV)构成量子门库,建立了量子电路计算模型.采用二进制串行编码方案,设计了适应度函数、进化算子及优化规则,实现了带禁忌表大变异自适应遗传算法的量子可逆电路综合,并用Revlib电路库进行了测试.结果表明该综合方法能同时得到多个功能解,且所生成电路的量子代价优于库中电路,验证了提出算法用于量子可逆电路综合的正确性和有效性.     

一种通用的可逆比较器级联方法

可逆数值比较器是可逆计算机中诸多运算器中的重要组成部分。为了提升可逆比较器的通用性,进一步优化可逆比较器电路。分析了比较器的输入与输出的逻辑关系,提出并设计了一位可逆比较器(OBC)和一位可逆完全比较器(OBCC)。在此基础上将这两种器件进行级联,可以快速生成通用可逆比较器的级联电路.与相关文献对比,该级联方法有效的减少了常量输入和垃圾输出的同时,具有较低的量子代价,易于完成多位二进制数值在可逆电路中的比较。     

高效容错可逆的汉明码编码和检测电路

为了检验传输过程中数据的可靠性,设计了容错可逆的汉明码电路。提出了一种新型的可逆逻辑门（FVG）,它是一种四变量奇偶保持门能容错,并且完成了FVG门等价的量子实现。利用FVG 门和现有的容错可逆门,实现了汉明码编码电路和检测电路。以(7,4)汉明码设计为实例,根据量子代价和延迟对其进行性能评估,结果证明该电路比现有电路的性能提高10% ? 20%,仿真实验结果显示,电路逻辑结构正确,性能可靠。     

基于二分法量子可逆逻辑电路综合

 为了能以较小的代价自动高效地构造量子可逆逻辑电路,提出了一种新颖的量子可逆逻辑电路综合方法.该方法通过线拓扑变换和对换演算,利用递归思想,将n量子电路综合问题转换成单量子电路综合问题,从而完成电路综合,经过局部优化生成最终电路.该算法综合出全部的3变量可逆函数,未优化时平均需6.41个EGT门,优化后平均只需5.22个EGT门;理论分析表明,综合n量子电路最多只需要n2^n－1个EGT门.与同类算法相比,综合电路所用可逆门的数量大幅减少.同时该算法还避免了时空复杂度太大的问题,便于经典计算机实现.     

基于遗传算法的量子可逆逻辑电路综合方法研究

量子可逆逻辑电路综合主要是研究在给定的量子门和量子电路的约束条件及限制下,找到最小或较小的量子代价实现所需量子逻辑功能的电路。把量子逻辑门的功能用矩阵的数学模型表示,用遗传算法作全局搜索工具,将遗传算法应用于量子可逆逻辑电路综合,是一种全新的可逆逻辑电路综合方法,实现了合成、优化同步进行。四阶量子电路实验已取得了很好的效果,并进一步分析了此方法在高阶量子电路综合问题上的应用前景。     

混合RM-DRM逻辑及其在可逆电路综合中的应用

为获得布尔函数的紧凑逻辑表示,进而改善综合所得电路的质量,提出一种混合Reed-Muller和对偶Reed-Muller(RM-DRM)逻辑模型。基于海明距离对立方体集合进行划分来构建函数的混合RM-DRM逻辑表示,并利用对偶原理借助EXORCISM-4工具对混合RM-DRM逻辑进行化简。最后将混合RM-DRM逻辑作为结构表示模型应用于可逆电路综合。实验结果表明,与采用RM逻辑作为表示模型相比,混合RM-DRM逻辑模型的采用可以降低某些函数综合所得可逆电路的量子成本,并且能够降低RevLib库中的134个函数综合所得可逆电路的平均量子成本。     

基于新型量子逻辑门库的最优NCV三量子电路快速综合算法

许多量子电路综合算法由于指数级时间与空间复杂度,只能用可逆逻辑门综合3量子逻辑电路,仅有少数算法实现用量子非门,控制非门,控制V门与控制V⁺门(NCV)综合3量子逻辑电路,主要方法是将电路综合问题简化为四值逻辑综合问题.本文提出用NCV门构造新型量子逻辑门库,该库与NCV门库在综合最优3量子逻辑电路上等价,因此又可将四值逻辑综合问题进一步简化为更易求解的二值逻辑综合问题,使用基于完备Hash函数的3量子电路快速综合算法,快速生成全部最优的3量子逻辑电路,以最小代价综合电路的平均速度是目前最好结果Maslov 2007的近127倍.     

四量子可逆逻辑电路快速综合算法

量子可逆逻辑电路综合是以较小量子代价自动构造所求量子可逆逻辑电路.本文提出了一种新颖高效的4量子电路综合算法,巧妙构造置换的最短编码,通过对量子电路进行特定拓扑变换,无损压缩n量子最优电路占用内存空间近2×n!倍,通过对已生成最优电路的双向级联,可使用多种量子门,采用最小长度标准,以极高效率生成较长的4量子电路,如率先生成基于控制非门、非门、Toffoli门库的全部前8层共3120218828个电路,还可快速综合任意长度不超过16的最优电路,并对4量子标准测试电路进行快速且全面的优化.     

用基本两位量子逻辑门实现N位量子逻辑门的研究

量子电路是实现量子态幺正演化的手段,一位和两位门是构成量子电路的基础。Barenco 用基本的两位量子逻辑门实现n位量子逻辑门功能,张登玉在Barenco的工作基础上对用基本的两位量子逻辑门实现n位量子逻辑门功能进行了改进。通过对Barenco方案和张登玉方案的分析和研究,提出了一个用基本的两位量子逻辑门实现n位量子逻辑门功能的新方案,该方案结构更简单,且所用的两位门更易于实现,同时指出和改正了张文的不太准确的结论。     

量子逻辑电路故障检测定位及自修复方法研究

针对量子逻辑电路规模逐渐增大,电路可靠性逐渐下降的问题,提出基于单个量子逻辑门在线故障检测定位方法,该方法使用新构造的检测信号生成门与故障检测门,利用奇偶保持特性判断待测量子逻辑门是否发生故障,同时在设计过程中对信号检测电路进行检验,保证检测电路的正确性。此外提出了基于硬件冗余的量子逻辑电路自修复设计方法。实验结果表明,文中故障检测方法在量子门和垃圾位等性能指标上相对已有方法均有了改进,首次实现的量子逻辑电路的自修复设计大大提高了电路的容错能力和可靠性。     

基于矩阵初等变换的量子逻辑电路综合的新方法

量子逻辑电路是经典可逆计算和量子计算的交叉领域,对其综合方法的研究具有重要意义。提出了一个基于矩阵初等变换的全新的综合方法,Toffoli门集被选作基本门库,其中每个逻辑门的矩阵都可以分解为初等变换的乘积（称作一个初等变换路径）,结合一些启发式规则,将得到的初等变换路径变成Toffoli门序列的形式,也即逻辑电路形式。给出了一个三阶逻辑电路的例子,分析了该新方法的性能。     

3-puzzle量子计算的酉变换矩阵及逻辑线路

针对3-puzzle问题,运用量子计算方法,分析了节点扩展的酉变换矩阵.通过一个3-puzzle问题实例,对其进行了元素编码和节点状态编码,描述了具体的节点扩展酉变换矩阵,并运用量子受控非门逻辑线路实现了酉变换矩阵.讨论了N-puzzle量子计算的线路模型,对量子位的基态和最佳基态的制备作了分析.阐述了N-puzzle启发式搜索量子计算框架.     

Designing novel reversible BCD adder and parallel adder/subtraction using new reversible logic gates

Reversible logic has received much attention in recent years when calculation with minimum energy consumption is considered. Especially, interest is sparked in reversible logic by its applications in some technologies, such as quantum computing, low-power CMOS design, optical information processing and nanotechnology. This article proposes two new reversible logic gates, ZRQ and NC. The first gate ZRQ not only implements all Boolean functions but also can be used to design optimised adder/subtraction architectures. One of the prominent functionalities of the proposed ZRQ gate is that it can work by itself as a reversible full adder/subtraction unit. The second gate NC can complete overflow detection logic of Binary Coded Decimal (BCD) adder. This article proposes two approaches to design novel reversible BCD adder using new reversible gates. A comparative result which is presented shows that the proposed designs are more optimised in terms of number of gates, garbage outputs, quantum costs and unit delays than the existing designs.     

量子多重代理签名协议

量子多重代理签名协议利用Bell态和单量子比特逻辑门之间的逻辑关系,简单高效地实现多重代理签名操作.协议不受代理签名人数、先后顺序的限制,且操作简单,在现有技术条件下完全可以实现.协议的正确性和安全性分析表明它是一个安全的、可实现的量子多重代理签名协议.