宽带数字接收机的信道化设计

针对宽带数字信道化接收机中的信道化和抽取技术,分析了复信号多相滤波器无盲区算法及其数学模型,给出了信号的全概率捕获方法。同时,根据此数学模型,提出了复多相滤波器的FPGA设计方法。该方法根据模型中信道数与抽取倍数之间的关系,并利用可定制模块和时序的配合来完成延迟和抽取功能。而用乘加单元完成多相分量的滤波运算,同时用专用IP核完成FFT。整个模块采用乒乓RAM的设计思想和流水线结构。实验结果表明,该方法与一般旋转开关方法不同,它能够实现信道数不等于抽取倍数的延迟和抽取。     

DSP的软件信道化接收机的设计与实现

基于传统信道化接收机以硬件划分信道为主,无法实时处理大量的宽带信号,提出了软件结合硬件来实现宽带信号中子信道的划分;采用多相滤波算法实现信道化,介绍了软件信道化接收机实现的硬件平台,对该接收机硬件设计中每个电路模块的功能及实现分别作了说明,并从整体上描述了软件的信道化接收机的工作流程。     

基于多相滤波的宽带接收机信道化算法研究

对基于多相滤波技术的信道化算法做了仿真和优缺点分析。针对其存在盲区的问题,以降低抽取率为基础,对该算法进行了改进,建立了无盲区信道化接收机模型。并由此模型设计了四信道仿真系统,实验结果验证了模型的正确性。最后,在Tiger SHARCTS101上实现了改进算法．运行结果证明了算法的高效性。     

宽带数字信道化接收机的FPGA实现

为解决现代电子战对接收机处理带宽宽、灵敏度高及实时性处理的要求,提出一种数字信道化接收机的设计方法。在推导高效信道化接收机模型的基础上,采用多相滤波器结构实现的数字信道化接收机。该接收机利用超高速A/D对数据进行高速采样,然后由高性能FPGA进行数据抽取、多相滤波、CORDIC算法等信道化实时处理。为了提高实时性,采用并行IFFT实现。该信道化接收机不仅能稳定输出载频及相位信息,还能处理三路同时到达的不同信号。实际的性能测试结果表明该接收机的功能正确并达到预定指标。     

基于FPGA的宽带数字信道化接收机的设计

提出一种基于多相滤波器组的宽带数字信道化接收机的实现结构和设计方法,该方法可以满足侦察接收机宽频段覆盖、高灵敏度、高截获概率和实时处理能力,较好地解决高速A/D芯片与低速信号处理器之间的矛盾.用基于CORDIC算法和一阶相位差分算法进行瞬时测频.对系统中的每个功能模块进行了基于FPGA的设计与实现,从signaltab中验证了该方法的正确性.     

一种基于FPGA的数字信道化工程实现

传统的数字信道化在信道划分时存在盲区,落入盲区信号的检测概率会随之降低,同时还有可能产生虚假信号。在现有的宽带数字信道化接收机结构的成熟理论基础上,设计一种50%重叠的滤波器组,同时将过采样率提高一倍,消除相邻信道之间的盲区,每个信道的数据率也提高了一倍,很好地解决了相邻信道混叠问题。这种方法可以实现跨通道信号的最优信道判决,避免产生虚假信号,可以对信号进行全概率截获。最后使用MATLAB进行了仿真和验证,并在FPGA上实现。     

宽带数字信道化设计

数字信道化接收机具有高截获概率和处理灵活的特点,设备体积小巧,是未来通信对抗接收机的发展趋势之一。通过对低通滤波器组数字信道化实现方法进行研究,实现了实信号非严格抽样数字信道化算法的严密推导,解决了虚假信号判决及信道合并等问题,并使用Matlab仿真工具箱Simulink对算法进行了仿真,对工程的系统设计具有一定的指导意义。     

多相滤波宽带信道化数字接收机

宽带雷达电子战数字接收机是当前国内外研究的重点,信道化接收机能够处理同时到达的多个信号并有较高的截获概率。多相滤波信道化接收机运算量小且易于实现。为克服因D倍抽取而产生的多相滤波信道化数字接收机的接收盲区,引入了重叠一半的多相滤波信道化数字接收机。利用瞬时自相关接收机,可在消除信道化接收机虚假输出的同时提高信道化接收机的测频精度。文中给出了上述数字接收机的实现方法,并通过仿真实验证明了以上结论的有效性。     

无盲区数字信道化实现方法

通常的数字信道化方法,由于信道不重叠,相邻信道之间存在盲区,当信号落入盲区时,会造成信号畸变甚至丢失。利用信道重叠技术可以有效地解决信道之间的盲区问题,但需要研究高效算法。文中根据一般数字信道化高效算法的数学推导思路,推导出通带重叠的数字信道化的高效算法,并建立了算法模型,从而解决了无盲区数字信道化的高效实现问题。利用Mat1ab建立仿真模型,仿真结果验证了模型的正确性。     

数字信道化接收机的设计与实现

在推导出实信号数字信道化的高效实现形式的基础上,通过硬件平台完成了1.6 GHz采样率32子通道数字信道化的硬件实现。在硬件实现过程中,介绍了算法的实现流程,对信道化关键模块——并行FFT模块的实现方法进行了重点介绍,并探讨了硬件模块与高速ADC数据接口方法,最后在硬件平台上对系统进行了实际测试,性能指标达到了设计要求,模块运行正确可靠。     

宽带数字接收机的设计与实现

系统阐述了宽带数字接收机的设计原理及实现方法,并在其基础上重点介绍了数字信道化技术。对多项关键技术进行了论述,并给出了相应的公式推导和原理框图,在电子战（EW）领域的数字接收机工程设计中,具有很高的应用价值。     

超宽带数字正交变换的一种高效实现结构

介绍了一种基于频域数字信道化的高速数字正交变换器的设计方法和实现结构。这种结构利用数字正交变换的优化算法，通过合理的滤波器组设计，在满足应用要求的前提下，极大地拓宽了正交变换的有效处理带宽，同时大大地减少了计算量和硬件电路资源的消耗。这种正交变换器不需要高精度的正交数字本振（NCO）。此技术的实现在宽带接收机和实时信号处理等领域具有重要意义。     

全数字可配置信道分路技术的设计方法

提出一种全数字可配置信道分路技术的设计方法,是针对多相阵列FFT算法进行的一种串行结构设计,能够按照分路路数灵活配置多相滤波器组和FFT级数,可支持甚至达到上百路的分路路数。对全数字可配置信道分路的设计方法中涉及到的多相滤波器组和FFT两个主要模块的FPGA实现方法进行了详细阐述。基于该设计方法进行了4路、8路和16路信道分路应用的FPGA硬件设计,给出了硬件占用资源情况和误码测试结果,从而证明该设计方法的可实现性。     

基于多相滤波的宽带数字信道化处理在被动探测中的应用

介绍了基于多相滤波的宽带数字信道化处理技术。对宽带信号进行信道化处理,并对信道化后的数据进行了信号处理,给出了仿真结果。仿真结果表明该方法高效、灵活,易实现。     

多相滤波数字信道化的FPGA实现

以多相滤波为基础,结合均匀滤波器组,采用50％重叠的子信道划分,提出了一种数字信道化实现方法,解决了高速实时处理与FPGA处理速度之间的矛盾,克服了信道化接收机的接收盲区.基于FPGA,提出了短波宽带数字信道化的设计思路和实现方法.仿真结果表明,该设计有较强的实用性和通用性.     

基于多相滤波的通用数字信道化技术

传统的信道化技术一旦信道带宽确定后,滤波计算时分解的相数和信道化后的时域分辨率也相应确定,耦合性较强,导致信道化技术在实际工程使用时灵活性存在一定的不足。文中首先给出了基于多相滤波的实信号数字信道化数学模型;然后,在此基础上推导了通用数字信道化数学表达式;最后,通过仿真验证了通用数字信道化技术的正确性。文中提出的通用数字信道化技术有效实现了信道带宽与多相滤波相数、信道化后时域分辨率的解耦,增加了系统设计和信道化技术应用的便捷性。     

FM信号数字化解调算法的改进与实现

针对FM（调频）信号数字化解调中叉积鉴频法存在占用资源大、精度低和只适用于窄带信号解调的缺点,采用了一种改进的解调算法,该算法通过改变对I路和Q路信号的处理方法,避免计算近似反正切值,最大限度降低了算法复杂程度,实现了占用资源小、精度高和满足窄带和宽带信号的解调。经MATLAB软件仿真并利用Quartus II 11.0软件基于Cyclone III芯片设计仿真,验证了该算法是可行的。     

宽带数字信道化EDA设计

数字信道化接收机具有高截获概率和处理灵活的特点,设备体积小巧,是未来通信对抗接收机的发展趋势之一。基于低通滤波器组的数字信道化实现方法,构建了优化的数字信道化实现方法。使用Matlab仿真工具箱Simulink及Xilinx集成设计工具System Generator实现了对信道化接收机从系统到底层硬件设计的全流程仿真设计,对工程的系统设计具有一定的指导意义。