一种无片外电容LDO的稳定性分析

电路如果存在不稳定性因素,就有可能出现振荡。本文对比分析了传统LDO和无片电容LDO的零极点,运用电流缓冲器频率补偿设计了一款无片外电容LDO,电流缓冲器频率补偿不仅可减小片上补偿电容而且可以增加带宽。对理论分析结果在Cadence平台基上于CSMC0.5um工艺对电路进行了仿真验证。本文无片外电容LDO的片上补偿电容仅为3pF,减小了制造成本。它的电源电压为3.5～6 V,输出电压为3.5 V。当在输入电源电压6 V时输出电流从100μA到100mA变化时,最小相位裕度为830,最小带宽为4.58 MHz     

一种新颖的LDO频率补偿技术

通过对传统LDO频率补偿电路的零点、极点进行分析,提出了一种新颖的频率补偿技术.在原有频率补偿电路的基础上,增加一个电阻和电容以及一个PMOS管,构成新的补偿网络.此补偿网络产生一组零极点,且零点在带宽范围内,极点在带宽范围外.仿真结果显示,输出电流为100 mA时,相位裕度为87°;输出电流为1 μA时,相位裕度为46°.电路设计基于TSMC 0.18 μm CMOS工艺,采用Hspice进行仿真,电路工作电压为1.8 V.     

基于电容倍增技术的LDO补偿方法

设计了一种低静态电流、高稳定性的LDO稳压器.该电路使用电容倍增技术进行频率补偿,减小了补偿电容值,节省了芯片面积,在负载电流0.1mA和150mA时具有较好的相位裕度.电路采用XFAB 0.6μm CMOS工艺模型,最终设计的LDO电路静态功耗17μA,最大驱动电流150mA.使用10μF的负载电容,在负载电流变化率为150mA/100μs时,最大过冲为22mV(1.83%).     

一种带瞬态响应增强的无电容型LDO

在传统无电容型LDO的基础上,设计了一种带瞬态增强的无电容型LDO。采用频率补偿方案,有效减小所需的片上补偿电容,节约了芯片面积。采用了过冲/下冲检测电路,用于检测负载瞬间变化时输出电压的变化,通过调节功率管栅极电压,提升了LDO的瞬态响应速度。采用0.13 μm标准CMOS工艺,对设计的瞬态增强无电容型LDO进行仿真验证。结果表明,片上补偿电容为2 pF时,系统静态电流为30 μA,当负载在1 μs内从1 mA变化到50 mA时,输出电压过冲为88 mV,下冲为50 mV,与不带过冲/下冲检测电路的LDO相比,分别提高了56%和54%。     

一种应用于SoC的高稳定性无片外电容LDO稳压器

为了减少负载电流瞬态变化对低压差线性稳压器(LDO)输出电压稳定性的不利影响,设计了一种应用于片上系统(SoC)的高稳定性无片外电容LDO稳压器.该电路采用密勒电容倍增补偿和零点-极点跟踪补偿技术,使LDO在不同负载条件下仍具有良好的环路稳定性.同时,通过摆率增强电路来动态调节功率晶体管的栅极电压,改善了LDO的瞬态响...     

一种高性能无片外电容型LDO设计北大核心CSCD

设计了一种高性能无片外电容型LDO线性稳压器.其中,EA采用推挽输出放大器设计,在静态时保持低功耗,瞬态响应时提供大的输出电流,提高LDO的响应速率.高环路增益使LDO电路具有很高的稳压精度;采用零点补偿技术,保证了LDO环路稳定性.LDO采用0.13μm CMOS工艺设计,仿真结果表明,在1.2V^2.0V输入电压下,LDO输出稳定的1.0V电压,输出负载电流为50μA^100mA,最大负载电容可达到100pF,低频PSR为-67.5dB@100mA^-85.5dB@50μA,负载调整率0.8μV/mA,LDO的静态电流为50μA,整体版图面积为0.016 3mm2.     

一种用于低压降稳压器频率补偿的压控电流源

利用小信号压控电流源(VCCS)电路产生所需零点,是一种先进的低压降稳压器(LDO)频率补偿方法。文章分析了VCCS频率补偿方法的原理和VCCS电路对LDO的瞬态响应及电源抑制(PSR)特性的改善作用,并提出了一种新的VCCS电路结构。该电路结构功耗低、占用面积小,在直到5 MHz的频率范围内,都有近乎理想的性能。采用这种结构的VCCS电路,基于0.5μm CMOS工艺,设计的一款300 mV压降,2.5 V输出电压,最大100 mA输出电流的LDO电路,具有很好的频率响应、瞬态响应和电源抑制特性。该LDO电路所用全部片上电容的总值不到1pF。     

一种低功耗、高稳定性的无片外电容线性稳压器

本文研究并设计了输出电压3.3V,最大输出电流为150mA的CMOS无片外电容的低压差线性稳压器(Off-chipcapacitor-free Low-dropout Voltage Regulator,LDO).该LDO采用了NMC(Nested Miller Compensation)频率补偿技术保证了系统的稳定性.另外,采用大电容环路和SRE(Slew Rate Enhancement)电路抑制输出电压的跳变,改善了瞬态响应.电路采用了低功耗设计技术.采用CSMC 0.5μm CMOS混合信号工艺模型仿真表明:整个LDO的静态电流仅为3.8μA;最差情况下的相位裕度约为88.50;在5V工作电压下,当负载电流在1μs内从150mA下降到1mA时,输出电压变化仅为140mV;在负载电流150mA的情况下,当电源电压在5μs内从3.5V跳变至5V时,输出电压变化也仅为140mV.     

一种快速瞬态响应的低压差线性稳压器设计

设计了一种应用于片外大电容场景下的具有快速瞬态响应特性的LDO。电路通过采用负载电流采样负反馈的结构构成了一个高带宽的电压缓冲器。该LDO使用具有电容倍增功能的共栅共源补偿结构,在外挂1μF负载电容的条件下,仅需500 fF的片上补偿电容即可保证在全负载范围内的稳定性。此外,通过使用自适应偏置技术,在减小轻载功耗的同时进一步提升了瞬态响应速度。电路采用0.18μm CMOS工艺进行设计与仿真验证。仿真结果表明,在LDO的输入电压为1.2 V、输出电压为1 V时,当负载电流以0.1μs的速度在150 mA和100μA之间切换时,最大电压变化仅为10.7 mV,输出电压恢复时间小于0.7μs。     

一种具有瞬态增强的无片外电容型LDO

提出了一种稳定性高、瞬态特性良好、无片外电容的低压差线性稳压器(LDO)。采用推挽式微分器检测负载瞬态变化引起的输出电压变化,加大对功率管栅极寄生电容的充放电电流,增强系统的瞬态响应能力;在误差放大器后接入缓冲级,将功率管栅极极点推向高频,并采用密勒电容进行频率补偿,使系统在全负载范围内稳定。基于TSMC 65 nm CMOS工艺进行流片,核心电路面积为0.035 mm²。测试结果表明,最低供电电压为1.1 V时,压降仅为100 mV,负载电流1 μs内在1 mA和150 mA之间跳变时,LDO的最大输出过冲电压与下冲电压分别为200 mV和180 mV。     

0.13μm BiCMOS低压差线性稳压器

设计了一种0.13μm BiCMOS低压差线性稳压器(LDO),包括BiCMOS误差放大器、带软启动的BiCMOS带隙基准源、"套筒式"共源-共栅补偿电路等。为了改善线性瞬态响应性能,在BiCMOS误差放大器的前级设置了动态电流偏置电路。由于所设计的BiCMOS带隙基准源对温度的敏感性较小,故能为LDO提供高精度的基准电压。对所设计的LDO进行了工艺流片。流片测试结果表明,该LDO可提供60 mA的输出电流且最小压差只有100 mV。测试同时验证了所设计LDO的负载和瞬态响应都得到改善:负载调整率为0.054 mV/mA,线性调整率为0.014%,而芯片面积约为0.094 mm2,因此特别适用于高精度、便携式片上电源系统。     

An ultra-low power output capacitor-less low-dropout regulator with slew-rate-enhanced circuit

An ultra-low power output-capacitorless low-dropout (LDO) regulator with a slew-rate-enhanced (SRE)circuit is introduced.The increased slew rate is achieved by sensing the transient output voltage of the LDO and then charging (or discharging) the gate capacitor quickly.In addition,a buffer with ultra-low output impedance is presented to improve line and load regulations.This design is fabricated by SMIC 0.18 μm CMOS technology.Experimental results show that,the proposed LDO regulator only consumes an ultra-low quiescent current of 1.2 μA.The output current range is from 10 μA to 200 mA and the corresponding variation of output voltage is less than 40 mV.Moreover,the measured line regulation and load regulation are 15.38 mV/V and 0.4 mV/mA respectively.     

一种用于LDO稳压器的共享预稳压电路

提出了一种用于LDO稳压器的共享预稳压电路.该共享预稳压电路中包含一个电源抑制减法电路以提高基准源的电源抑制,应用电流负反馈结构以降低基准源的温度系数和电源抑制随工艺阈值电压变化的敏感度,还可以降低LDO稳压器的输出噪声.仿真结果表明在阈值电压发生士20％变化的情况下,基准源的温度系数变化只有0.11×10-6/℃,电...     

Full on-chip and area-efficient CMOS LDO with zero to maximum load stability using adaptive frequency compensation

A full on-chip and area-efficient low-dropout linear regulator (LDO) is presented. By using the proposed adaptive frequency compensation (AFC) technique, full on-chip integration is achieved without compromising the LDO's stability in the full output current range. Meanwhile, the use of a compact pass transistor (the compact pass transistor serves as the gain fast roll-off output stage in the AFC technique) has enabled the LDO to be very area-efficient. The proposed LDO is implemented in standard 0.35 μm CMOS technology and occupies an active area as small as 220×320 μm~2, which is a reduction to 58% compared to state-of-the-art designs using technologies with the same feature size. Measurement results show that the LDO can deliver 0-60 mA output current with 54 μA quiescent current consumption and the regulated output voltage is 1.8 V with an input voltage range from 2 to 3.3 V.     

一种动态补偿、高稳定性的LDO设计

设计并实现了一种动态补偿、高稳定性的LDO.针对LDO控制环路稳定性随负载电流变化的特点,给出一种新颖的动态补偿电路.这种补偿电路能很好地跟踪负载电流的变化,从而使控制环路的稳定性几乎与负载电流无关.设计采用CSMC 0.5μm标准CMOS工艺,利用Cadence的EDA工具完成电路设计、版图绘制和流片测试,最终芯片面...     

A capacitor-free CMOS LDO regulator with AC-boosting and active-feedback frequency compensation

A capacitor-free CMOS low-dropout(LDO)regulator for system-on-chip(SoC)applications is presented.By adopting AC-boosting and active-feedback frequency compensation(ACB-AFFC),the proposed LDO enhancement circuit is adopted to increase the slew rate and decrease the output voltage dips when the load current is suddenly switched from low to high.The LDO regulator is designed and fabricated in a 0.6/am CMOS process.The active silicon area is only 770×472μm2.Experimental results show that the total error of the output voltage due to line variation is less than ±0.1 97%.The load regulation is only 0.35 mV/mA when the load current changes fromoto 100mA.     

CMOS low dropout linear regulator with single Miller capacitor

A 2-5V 150 mA CMOS low dropout (LDO) linear regulator with a single Miller capacitor of 4pF is presented. The proposed LDO regulator with a bandgap voltage reference has been fabricated in a 0.35 /spl mu/m CMOS process and the active chip area is 485/spl times/586 /spl mu/m. The maximum output current is 150 mA and the regulated output voltage is 1.8 V.     

采用增强型AB跟随器的快速响应LDO

设计了一种采用增强型AB跟随器作为缓冲器的快速响应LDO.利用跟随器的动态电流提高能力,显著地改善了误差放大器对功率MOS管寄生大电容的驱动;同时,由负反馈引起的阻抗降低效应将功率管的寄生电容极点推到了更高的频率,提高了环路的相位裕度.采用TSMC0.35-μm CMOS工艺进行仿真,当负载电流在0.1μs内从1 mA跳变到50 mA以及从50 mA跳变到1 mA时,相对于同等条件下的源跟随器LDO,输出峰值分别减少4 mV和46 mV,且稳定时间只需要0.2 μs和0.5 μs.     

具有快速瞬态响应和低静态电流的CMOS低漏失稳压器设计

 设计了一种具有快速瞬态响应能力的低漏失稳压器,利用提出的一种瞬态响应加速(Transient Response Enhancement,TRE)电路,有效地提高了稳压器的瞬态响应速度,而且瞬态响应速度的提高并不增加静态电流.设计的LDO电路采用0.5μm标准CMOS工艺投片验证,芯片面积为0.49mm².该LDO空载下的静态电流仅23μA,最大带载200mA.在1μF输出电容、200mA/100ns负载阶跃变化时的最大瞬态输出电压变化量小于3.5％.     

A full on-chip CMOS low-dropout voltage regulator with VCCS compensation

A full on-chip CMOS low-dropout(LDO) voltage regulator with high PSR is presented.Instead of relying on the zero generated by the load capacitor and its equivalent series resistance,the proposed LDO generates a zero by voltage-controlled current sources for stability.The compensating capacitor for the proposed scheme is only 0.18 pF,which is much smaller than the capacitor of the conventional compensation scheme.The full on-chip LDO was fabricated in commercial 0.35μm CMOS technology.The active chip area...