PEEC结合有理缩减技术分析高速集成电路中同步开关噪声

利用部分元件等效电路 ( PEEC)方法分析高速集成电路系统中同步开关噪声 ,该方法相比其它等效电路方法及全波分析方法 ,具有简单、效率高 ,并可以和无源电路阶数缩减方法结合 ,进行大规模缩减 ,从而进一步提高计算速度。通过对电路中两种典型结构体 (电源 /接地板 ,电源板 /信号线 /接地板 )上同步开关噪声的分析 ,表明这种方法是分析高速集成电路中同步开关噪声的高效方法。     

高速集成电路系统中同步开关噪声分析

文章首次利用部分元等效电路(PEEC)方法分析高速集成电路系统中同步开关噪声。该方法与其它等效电路方法及全波分析方法相比,简单、效率高,并可以和无源电路阶数缩减方法结合,进行大规模缩减,从而进一步提高计算速度。通过分析电路中两种典型结构体(电源／接地板,电源板／信号线／接地板)未加去耦电容和加上去耦电容后同步开关噪声,表明这种方法具有高效性。     

CMOS电路同步开关噪声的分析和仿真

目前,集成电路正向着高速集成度方向发展,但受到封装如DIP、TSOP、BGA等上寄生电感的作用,同步开关噪声影响越来越大。本文对一个简化的同步开关噪声电路模型进行了理论分析,从而得出通过调整开关上升时间等方法,可以有效降低地弹噪声,降低幅度可达到80％以上。     

基于PEEC结合网络缩减算法和递归卷积分析高速MCM电路中同步开关噪声

本文提出了一种分析高速MCM电路系统中电源/接地板上同步开关噪声的高效方法,即基于PEEC结合块缩减算法和递归卷积公式.该方法具有参数提取简单、高效率、高精度特点.同时,还提出了一种分级建模方法,若已知小尺寸电源/接地板的时域宏模型,利用该方法可在时域直接分析大尺寸电源/接地板上同步开关噪声.最后,不仅运用平面电路公式验证了新方法的精度,而且还通过分析高速MCM电源/接地板上同步开关噪声的两个例子,进一步阐明该方法的精度高、效率高特点.     

减小CMOS电路同步开关噪声的设计方法探讨

随着集成电路的快速发展，同步开关噪声对系统电学性能的影响越来越大。本文介绍了一种减少同步开关噪声的设计方法，即基于对同步开关噪声简化模型的分析，采取先去除直通电流再降低输出级的电压变化率方法减小同步开关噪声，并通过时序控制逻辑电路和可控电压变化率电路来实现。     

基本电子电路

f洲了多芯片胡.件中带裂缝电源/接地板同步开关噪声分析/帆(上海交通大学){{上海交大学报.一2002,36(12)2003020819王德东,李征 一1785-1787电源接地板上的同步开关噪声是制约高速电路发展的瓶颈,而目前同步开关噪声分析集中于规则电源接地板,与实际电路有一定差距.文中基于部分等效元方法分析多芯片组件中带裂缝的电源/接地板上的同步开关噪声;对不同尺寸位置的裂缝引起的同步开关噪声进行相应的时域模拟,得出了多芯片组件中电源/接地板上裂缝对同步开关噪声的影响.图6参6(木)TN711 2003020820模拟开关电路潜在电路分析软件算法的研究/马…     

PCB设计中同步开关噪声问题分析

印刷电路板设计中的同步开关噪声问题是现代高速数字电路应用的瓶颈之一。介绍了一 种在电路板上施加同步开关报文和温度应力的可靠性测试方法,该方法可以有效暴露电路 板上的同步开关噪声问题。借助噪声测试和阻抗分析手段,对一个由该方法发现的异常问 题进行了分析,通过优化去耦电容和电源平面阻抗,抑制了电路板上的同步开关噪声, 问题得到了完美解决。最后,给出了一些在PCB设计中抑制同步开关噪声的方法和建议。     

同步开关噪声抑制的分析与研究

目前,数字集成电路朝着高功率,低电压的方向发展,电源地平面上的同步开关噪声成为高速设计的主要瓶颈之一。文章阐述了同步开关噪声的形成原理和产生问题,详细分析了现有抑制SSN的主要方法,最后通过结构图和仿真效果图重点介绍电磁带隙结构（EBG）的设计方法、研究思路和最新发展趋势.为今后的实际应用研究提供一定的参考指导。     

高速集成电路芯片内互连线的计算机辅助分析

分析了高速集成电路芯片内互连线的时域特性。首先营运全波方法提取互连线的频变等效电路参数。在此基础上运用数值反拉普拉斯变换（ＮＩＬＴ）法分析互连电路的时域响应。在分析过程中,提出或运用了一些提出精度或效率的技术和方法。分析结果表明,该方法很适合高速集成电路芯片内至连线的计算机辅助分析。     

PWM逆变器采样通路传导噪声的分析与抑制

提高开关管的开关频率,可以提高输出电压的电能质量,增强PWM变换器的动态调节性能。然而,较高开关频率的应用使得开关过程引起的高频噪声对控制系统的采样产生更加深刻的影响。本文主要针对PWM逆变器传导噪声产生源和采样调理电路的传导通路进行分析,并利用实验测得噪声传导等效电路中各无源器件的参数。通过对该等效电路进行时域分析,采用一种简单的传导噪声抑制方法。仿真结果与实验结果基本一致,证明了共模传导等效电路模型及其分析的正确性。     

全光时分复用／去复用技术

全光时分复用／去复用（ＭＵＸ／ＤＥＭＵＸ）技术是实现超高速光时分复用（ＯＴ－ＤＭ）传输不可缺少的关键技术。本文介绍了全光ＭＵＸ／ＤＥＭＵＸ电路的种类、特性及应用。全光ＭＵＸ电路主要有平面光波电路（ＰＬＣ）、利用４波混频构成的全光ＭＵＸ电路和非线性方向耦合器开关。全光ＥＤＭＵＸ电路主要有光克尔开关、非线性光学环路培（ＮＯＬＭ）开关、４波混频开关和交叉相位调制（ＸＰＭ）开关等。全光ＭＵＸ／ＤＥＭＵＸ已     

介质型EBG结构对同步开关噪声抑制的有限元分析

研究了介质型电磁带隙结构对高速电路中电源/ 地平面间同步开关噪声的抑制作用。该介质型电磁带隙结构在抑制同步开关噪声的同时未破坏高速信号的电流返回路径,使高速信号的信号完整性得以保持。利用电磁场有限元方法将电源/地平面间同步开关噪声抑制的三维问题转化成二维问题进行处理,提高了计算效率。分析了介质型电磁带隙结构的介电常数对噪声抑制带宽的影响,利用了三维全波电磁场仿真软件HFSS对二维数值结 果进行仿真验证,仿真结果与数值计算结果基本吻合,验证了二维数值算法的正确性。     

同轴电缆通信与光通信

0601106 光通信高速电路中CMOS技术研究进展[刊,中]／许奇明／／中国集成电路．-2005,(3)．-69-73(G) 本文从光接收机的原理、结构和集成;CMOS技术发展和器件性能;CMOS高速电路技术三个不同的角度分析和展望了CMOS技术在高速光通信电路中的应用前景。参4 0601107 利用光纤进行双向时间同步[刊,中]／赵炳文／／电光系     

用于减小同步开关噪声的OCD输出驱动电路的设计

分析了同步开关噪声产生的机理,从电路设计技术角度讨论了输出驱动器电路的设计方法,提出了一种用于改善输出驱动电路同步开关噪声性能的OCD输出驱动电路的设计,并给出了实际的OCD电路。     

用于减小同步开关嗓声的OCD输出驱动电路的设计

分析了同步开关噪声产生的机理,从电路设计技术角度讨论了输出驱动器电路的设计方法,提出了一种用于改善输出驱动电路同步开关噪声性能的ＯＣＤ输出驱动电路的设计,并给出了实际的ＯＣＤ电路。     

高速集成电路芯片内互连线的计算机辅助分析

分析了高速集成电路芯片内互连线的时域特性。首先运用全波方法提取互连线的频变等效电路参数。在此基础上运用数值反拉普拉斯变换 ( NILT)法分析互连电路的时域响应。在分析过程中 ,提出或运用了一些提高精度或效率的技术和方法。分析结果表明 ,该方法很适合高速集成电路芯片内互连线的计算机辅助分析。     

DC－40GHzMMIC开关

ＤＣ－４０ＧＨｚＭＭＩＣ开关叶禹康，俞土法，伍祥冰（南京电子器件研究所，２１００１６）提要＊用微波单片集成电路（ＭＭＩＣ）技术设计制作了高隔离度、超快速ＤＣ－４０ＧＨｚＭＭＩＣ开关（ＳＰＳＴ）。开关采用串联、并联单元ＭＥＳＦＥＴ兼用的电路结构。芯片尺...     

DC－40GHzMMIC开关

ＤＣ－４０ＧＨｚＭＭＩＣ开关叶禹康，俞土法，伍祥冰（南京电子器件研究所，２１００１６）提要＊用微波单片集成电路（ＭＭＩＣ）技术设计制作了高隔离度、超快速ＤＣ－４０ＧＨｚＭＭＩＣ开关（ＳＰＳＴ）。开关采用串联、并联单元ＭＥＳＦＥＴ兼用的电路结构。芯片尺...     

砷化镓集成电路技术的新进展——1998年IEEEGaAsIC国际会议

作为第２０届盛会，１９９８年ＩＥＥＥ砷化镓集成电路国际会议于１１月１日至４日在美国佐治亚洲首府亚特兰大市的ＷｅｓｔｉｎＰｅａｃｈｔｒｅｅＰｌａｚａＨｏｔｅｌ举行，赴会者超过３００人。正式会议共３天，除大会报告外，分１２个专题，共宣读了５６篇论文。分别涉及毫米波放大器、功率放大器、有源器件模型化、高速信号（４０ＧＢ／ｓ）混合电路与大规模集成电路、超高速集成电路、频率变换技术、高集成信号处理技术、车用ＧａＡｓ技术、ＨＢＴ技术、ＦＥＴ技术以及新型高性能电路、新的制造工艺等领域。会议期间还进行了各大公司…     

高速多芯片组件同步开关噪声的二维特征法全波分析

高速多芯片组件（ＭＣＭ）广泛用于高复杂的系统中，而其中的同步开关噪声（ＳｉｍｕｌｔａｎｅｏｕｓＳｗｉｔｃｈｉｎｇＮｏｉｓｅ）是影响系统功能的重要因素，本文采用二维电磁模型模拟ＭＣＭ电源，接地板同步开关噪声，文中提出了一种新的时域电磁问题的数值方法－特征法，并用于求解上述问题，所得结果与ＦＤ－ＴＤ计算的结果和文献报道一致。