共查询到20条相似文献,搜索用时 31 毫秒
1.
为了快速地进行H.264/AVC中1/4精度像素内插,提出并实现了一种适用于H.264中1/4像素精度的内插算法的硬件设计。其中对亮度分量,设计了一种将2维滤波转换为1维滤波,4个滤波器并行处理,同时采用流水线技术和用移位加代替乘法运算的硬件架构;对色度分量,用移位加代替乘法运算进行1/8像素精度的内插。实践表明,此架构可满足标清及高清要求,且速度快,面积小。 相似文献
2.
最新视频编码标准高效视频编码( HEVC )将8抽头内插值滤波器应用于分数像素运动估计中。相比H.264/AVC标准中使用的6抽头内插值滤波器,虽然提高了精确度,但增大了超大规模集成电路( VLSI)实现的面积。为此,设计一个内插值滤波器VLSI架构。为便于VLSI实现,提出一种快速内插值滤波算法,并在此基础上,构造可重构配置和单元块复用的内插值滤波器VLSI架构,以降低硬件的实现面积。实验结果表明,与未优化的VLSI架构相比,该架构能降低实现面积和提高工作频率,节省大量的存储RAM,可支持4∶2∶0格式的3840×2160视频序列的实时处理。 相似文献
3.
基于H.264的快速1/4像素精度运动估计算法 总被引:1,自引:0,他引:1
提出了一种快速1/4像素精度的运动估计算法。该算法基于运动补偿预测误差模型,与传统的1/4像素的分层运动估计算法不同,仅通过一步计算就能直接得到1/4像素精度的运动矢量,而且完全避免了运算量很大的分数像素内插运算和整像素搜索完成后的分数像素搜索。同时对最佳整像素点位于图像边缘位置的情况进行了研究。实验结果表明,该算法在保持图像质量的前提下极大地减少了1/4像素运动估计的运算量。 相似文献
4.
本文提出了一种可动态开关运算器件的均衡器结构,使得在硬件实现时可以降低功耗。根据实际的信道环境通常都是变化的特点,在不同情况下动态改变均衡器中滤波器抽头的个数,在信道较好时将对结果几乎没有影响的抽头之乘法运算关掉,使得均衡器在以更少的抽头数目工作,以此达到降低功耗的目的。以DVB-C规定的多径信道为例,仿真结果显示,在保持性能不变时最多可减少15%以上的乘法运算。SNR损失O.2dB时最多可以关掉75%的乘法运算。在实际应用中可根据具体性能要求设计,该方法可灵活应用到类似设计中。 相似文献
5.
数控机床加工的零件轮廓一般都可以用直线或圆弧去逼近。插补计算是数控系统根据输入的基本数据,描述工件轮廓的一种技术。文章针对硬件电路实现插补运算柔性差和精度低的缺陷,探索了一种以软IP实现插补运算的思路。并以较常用的逐点比较插补算法为例详细讨论了整个VHDL建模过程,作了比较全面的时序分析。最后在EDA6000实验开发平台验证了方案的可行性。该软IP插补具有升级容易、成本低廉的优点。 相似文献
6.
H.264分数像素内插的快速算法 总被引:2,自引:0,他引:2
为了克服H.264中内插分数像素运算复杂度大的困难,针对H.264编码的特点,提出了用1-D滤波代替2-D滤波的快速内插分数像素的方法。实验表明,在编码性能损失很小的条件下,可以使得内插分数像素运算的时间复杂度大幅度下降,该算法对于H.264在复杂度受限的平台上的实现具有一定的实用性。 相似文献
7.
分析了数字积分法数控插补原理;以圆弧数字积分法插补为例,在VisualC++开发平台下编制了数控插补运算程序,实现了插补的可视化动态控制仿真,完成了对数控机床运动控制模块的开发。 相似文献
8.
王啟军 《计算机工程与应用》2013,49(15):224-228
针对AVS(Audio Video Coding Standard,音视频编码标准)视频部分帧内预测中固定三抽头滤波器难以适应纹理类型变化、预测精度低的问题,基于相邻一维数据块(像素行或者像素列)之间纹理一致性更强的特点,提出了基于一维数据块的帧内自适应滤波编码算法,将固定三抽头滤波器扩展为自适应滤波器,以一维数据块为单位生成预测,解决参考像素与预测像素之间距离较远所带来的相关性差、预测不准确的问题。利用最小二乘方法,对已编码的相邻一维数据块进行自适应滤波预测,计算得到最优的三抽头滤波器,将其直接作为当前一维数据块的自适应滤波器,从而避免了自适应滤波器系数的传输开销。实验结果表明:新的帧内编码方法能够提高现有AVS视频帧内编码效率平均达到0.324 dB,最高达到0.879 dB,而且编码性能高于帧内模板匹配方法平均0.120 dB。所提出的方法在新一代的视频编码标准AVS2.0的制定中具有广阔的应用前景。 相似文献
9.
10.
基于FPGA的IIR数字滤波器的设计与仿真 总被引:3,自引:1,他引:2
提出一种在FPGA中实现高速IIR数字滤波器的方法,在理论上分析了IIR数字滤波器系数取整后的稳定性问题;利用FDATool设计滤波器,在Matlab中编程仿真;使用实验仿真的方法确定IIR滤波器系数量化字长,保证了IIR滤波器性能和硬件资源的优化,使IIR滤波器能适用高速场合,研究了FPGA中运算部件的运算特点,采用Verilog硬件描述语言实现迭代运算及有符号数乘法;最后编程实现IIR数字滤波器,通过Quartusll仿真并在FPGA上实现.通过试验验证,该方法设计的IIR数字滤波器收敛,能适用于对实时性要求高的系统中. 相似文献
11.
基于系统研究插值滤波器理论,选用了两级半带滤波器实现4×插值和级联32×采样保持电路,设计了一种适用于高精度音频过采样∑-△DAC的128×数字内插滤波器.使用多相分解原理在系统级优化电路结构,并运用CSD编码,使得滤波器中的乘法运算仅需要移位实现,进一步节省了硬件面积.结果表明,在系数截短至16位字长以后,总的通带波纹不超过0.008dB,镜像频带衰减大于66dB. 相似文献
12.
13.
基于FPGA的高速高质量图像旋转 总被引:7,自引:1,他引:7
为了进行高质量、高速的图像旋转变换 ,通过对传统图像旋转矩阵的分解 ,将图像在二维空间中的旋转运算分解成为三次一维空间内的平移运算 ,从而将用于图像旋转运算的二维插值运算简化为在一维空间中进行的一维插值运算。为了保证图像旋转后的质量 ,采用 3阶 B-样条对每次平移后像素点的灰度值进行插值运算 ,并提出了一种基于 IIR和 FIR数字滤波器的 3阶 B-样条插值法的高速实现方案 ;最后针对 2 5 6灰度级 ,2 5 6× 2 5 6像素的图像设计出一种基于 FPGA的高速、高质量的硬件图像旋转及显示系统 相似文献
14.
提出了一种应用于数控加工的快速空间直线脉冲增量插补算法。该算法在插补过程中只进行整数运算,每次插补计算可以得到两个进给步的三坐标轴进给脉冲增量。提高了直线插补的运算效率,而误差小于0. 707个脉冲当量。 相似文献
15.
16.
提出一种用于直接序列扩频信号捕获的于可编程匹配滤波器的设计方法,并对其接口和使用方式进行了描述。该匹配滤波器在16倍码时钟驱动下,利用抽头数远小于扩频码长的部分相关匹配滤波器,实现对扩频信号进行全相关匹配,从而以较低的硬件复杂度实现扩频码的快速同步。分析结果表明,该匹配滤波器不但资源利用率高,而且可以通过软件配置实现不同扩频比扩频信号的捕获。 相似文献
17.
分像素插值算法是视频编码算法中的一项关键技术,对视频编码性能有非常重要的影响。在最新的视频编码标准H.265/HEVC中,提出了使用DCT插值滤波器(DCTIF)分别进行半像素和1/4像素插值,但是计算复杂度较大,尤其对于高分辨率和超高分辨率的视频编码应用。对滤波器系数的理论推导过程进行了详细介绍,并利用SSE2指令集进行了优化设计和实现,实验结果表明该方法比参考代码中的方法提高了217%~259%的性能。 相似文献
18.
通过对直线,圆弧数控插补原理的分析,采用单步追踪的方法实现了对直线,圆弧插补的运算,并给出了误差分析结果,证明了其正确性及可行性。 相似文献
19.