共查询到20条相似文献,搜索用时 15 毫秒
1.
TonyArmstrong 《世界电子元器件》2004,(7):38-39
许多微处理器和数字信号处理器(DSP)需要一个核心电源和一个在启动期间必须进行排序的输入/输出(I/O)电源。如果未经过适当的电源排序,可能发生闭锁或过流,从而损害微处理器的I/O端口或诸如存储器、逻辑电路、现场可编程门阵列(FPGA)或数据转换器之类支持设备的I/O端口。为了确保在主电源电压未被适当偏置之前I/O负载不被驱动,对核心电源电压和I/O电源电压进行跟踪是必要的。 相似文献
2.
3.
FAN5038是FAIRCHILD半导体公司生产的低成本双路电压控制器。它具有两种电压输出功能,其中一路可为DSP提供主电源,另一路则可为各种I/O端口提供低压降的线性电压。文中介绍了FAN5038的主要特点、引脚功能和工作原理,给出了一个由FAN5038组成的、可为DSP和I/O分别提供4A和500mA输出电流的电源电路,同时给出了电路中两路电压的输出调节方法。 相似文献
4.
Dirk Gehrke 《电子设计技术》2005,12(2):88-90
许多系统都使用FPGA、ASIC或DSP芯片这些芯片通常需要多种电压线路.一般都是两种电压线路芯核电压线路和I/O电压线路。芯核电压一般低于I/O电压。确定两种以上电压线路上电方法指导原则,视你所用的器件和制造厂家而定,图1所示的第一种实现方法显示如何实现比例排序亦即两个电源输出电压, 相似文献
5.
使用110V/230V交流电源的许多应用需要一个ZCD(过零检测)电路来获取交流线路电压,例如,同步开关负载.一种ZCD方法是使用一个较大的限流电阻或电阻分压器来检测控制器I/O针脚的交流电压.然而,无论I/O针脚是处于TTL还是施密特触发器模式,ZCD有一个依赖I/O针脚阀值漂移及电源线路转换速率的延迟. 相似文献
6.
7.
Keith Coffey 《电子与电脑》2004,(10):115-116
多组电源的应用 使用多组电源已成为数字组件设计的常见技巧,而且这种方法也不再局限于高阶应用,FPGA、DSP、RISC处理器和通讯组件的设计人员也开始采用省电的「多重Vdd」架构,让核心功能得以在较低电压(功耗较少)下工作,至于3.3至5V的作业则只保留给设计中绝对必要的部份,例如外部界面和I/O。 相似文献
8.
宽带通讯及大规模高速存储系统近年来得到了飞速发展,为进一步提高数据处理能力,会越来越多地采用新工艺、新技术开发生产的通讯控制处理器 — MCU、DSP、PLD等,这些新型器件通常需要两个供电电源(I/O口和内核),由多个这种器件构成的通讯系统往往需要3路或更多的供电电源。这些电源的性能各不相同,启动和关闭时间也千差万异。因此很难满足高速处理器件对上电、断电时序的要求。而I/O口和内核电源的上电、断电顺序的正确与否除了关系到系统是否能够正常启动,同时还影响硬件电路的可靠性,因为如果上电过程中,内核电压与I/O电压上电时序… 相似文献
9.
10.
Rick Collins 《电子设计技术》2011,18(6):62
虽然5V电源逻辑在很多应用中仍很常见,但大多数FPGA都支持3.3V以及更低的接口电平。FPGA应用说明通常建议,当把一只FPGA连接到较高电压电平时,FPGA的I/O块中要用PCI(外设部件互连)总线箝位二极管 相似文献
11.
出于性能、功耗和兼容性的考虑,芯片的核心电路与I/O电路一般采用不同的电源电压.文中设计了一种新型2.5V/5V双电源电压输出电路,此电路带有新型电平转换电路,能够将摆幅为0~2.5V的内部信号转换为摆幅为0~5V的输出信号.同时,文中所设计的输出电路只使用2.5V耐压的薄栅氧MOS器件,虽然在5V电压下工作,却没有栅氧过压问题. 相似文献
12.
1.DSP系统电源电路设计对于任何一个电气系统来说,电源是不可缺少的部分,在DSP芯片内部一般需要有五种典型电源:CPU内核电源、I/O电源、PLL(phaselockedloop)电源、FLASH编程电源、模拟电路电源,其中后两种仅C2000系列有。另外根据使用的芯片类型不同,其内核电源、I/O电源所需的电压亦有所不同,在设计时所有这几种电源都要由各自的电源供电。因此DSP应用电路系统一般为多电源系统。在进行电源设计时,需要特别强调的是模拟电路和数字电路部分要独立供电,数字地与模拟地分开,遵循“单点”接地的原则。系统中的模拟电源(如PLL电源… 相似文献
13.
概述Xilinx公司的FPGA(现场可编程门阵列)芯片正向高密度化发展,FPGA的内核在提供低成本和高性能的同时还要求低功耗。当今先进的亚微米IC工艺正趋于采用低电压供电,同时这将导致对大电流的不断需求。工程线路板的设计必需满足这类电源供电的需要。现在FPGA的内核和I/O的电源需要双电源供电。通常来说,I/O部分的供电电压是由设备中其它元器件所决定的,而FPGA的内核则依赖于产品本身的设计,其内核的供电电源分别为2.5V,1.8V或1.5V。电源的跟踪(Tracking)/顺序(Sequencing)的功能可以用来满足这一系列的电压要求。Elantec公司的M… 相似文献
14.
前言本文描述了一种简单的电源解决方案。它采用同步降压转换控制器,如TPS56100、TPS5210、TPS56xx和TPS5602,面向TI的C6000DSP应用。同时,本文列举了3种电源解决方案:单电压输入系统(SV或12V)、双电压输入系统(5V和12V)和党输入电压范围系统(4.5V~25V)DSP对电源的要求TIDSP家族(C6000和C54xx)要求有独立的内核电源和I/O电源。虽然TI的DSP不要求内核电源和I/O电源之间有特殊的上电顺序,但是假如有一个电源低于正常的工作电压,设计时要确保设有任何一个电源在任何时间段处于上电状态。如果违反此规则,… 相似文献
15.
John Betten 《电子设计技术》2005,12(3):84-84,86
ASIC、FPGA和DSP可能需要多个电源电压,而这些电源电压的启动顺序有种种限制。通常电压值最高的I/O电压常常必须首先启动,然后其他电压按照从高到低的顺序逐一启动,最后启动的是芯核电压。这种情况可能还要求一个电源线的电压不能比另一电源线的电压大一个二极管压降以上;否则过大的电流可从I/O电压通过IC回流到较低的电压,有可能损坏昂贵的IC。你控制这一顺序的常用方法是,在排序的相邻电压线之间连接外部二极管,以便把一个较高的电压嵌位到一个较低电压的一个二极管压降以内, 相似文献
16.
17.
18.
三、单片机系统、电源及中频电路发送、接收机中共同使用了U700、U900和U913,它们是V998手机核心。1.无线电通信处理器(WHIT CAP)U700U700具有以下功能:数字信号处理(DSP);A/D、D/A转换、I/O接口;语音编码,通话处理程序、均衡信道、解码、-5V使能电压产生等功能。U700 相似文献
19.
提出了一种2.5维(2.5D)系统封装高速输入/输出(I/O)全链路的信号/电源完整性(Signal integrity/power integrity,SI/PI)协同仿真方法。首先通过电磁全波仿真分析SiP内部“芯片I/O引脚-有源转接板-印刷电路板(即封装基板)-封装体I/O引脚”这一主要高速信号链路及相应的转接板/印刷电路板电源分配网络(Power distribution network,PDN)的结构特征和电学特性,在此基础上分别搭建对应有源转接板和印刷电路板两种组装层级的“信号链路+PDN”模型,并分别进行SI/PI协同仿真,提取出反映信号链路/PDN耦合特性的模块化集总电路模型,从而在电路仿真器中以级联模型实现快速的SI/PI协同仿真。与全链路的全波仿真结果的对比表明,模块化后的协同仿真有很好的可信度,而且仿真时间与资源开销大幅缩减,效率明显提升。同时总结了去耦电容的大小与布局密度对PDN电源完整性的影响及对信号完整性的潜在影响,提出了去耦电容布局优化的建议。 相似文献