CPLD数字频率计系统的研究与设计

CPLD是PLD的家族成员之一,它比一般的PLD具有更高的集成度、良好的工作可靠性和稳定性.用CPLD作频率计数字电路的核心部件,可简化频率计的硬件电路,提高系统的工作速度,节约设计与制造成本.文中介绍了用CPLD设计制作十进制数字频率计系统的方法.     

蕴函逻辑函数和蕴函逻辑门的研究

本文引出蕴函逻辑函数和蕴函逻辑门的新概念,利用蕴函逻辑门作为大规模数字集成电路的基本单元可以简化电路,减小电路的功耗。文中列举了采用蕴函门实现的各种基本逻辑电路,并简要叙述它们的优缺点。     

应用CPLD的数字逻辑电路实验教学设计

针对CPLD的特点,结合其它能完成综合类和设计类等多种数字电路实验,认为是创设灵活自由的学习环境和设计学生自主学习方式、实现数字逻辑电路实验教学改革的一条重要途径。本文利用原理图编辑器,通过几个简单电路设计实例,介绍了应用CPLD的数字逻辑电路实验的教学方法和实验步骤。并利用HDL编辑器,介绍了数字电子琴功能的教学方法。     

数字逻辑测试仪

本文介绍了我们研制的数字逻辑测试仪系统的主要功能、电路组成和工作原理。整个仪器系统设计合理，调整简单，所需费用低，且实用效果很好，直观性强，对目前解决数字逻辑电路的测试问题有很大的帮助。     

高分辨率大范围时间间隔测量仪的设计与实现

针对现有兵器试验中时间间隔测量仪测量分辨率低、测量范围窄的不足,提出了一种直接计数法与数字内插法相结合的测量方法,基于此方法研制了一种高分辨率大范围时间间隔测量仪.仪器采用单片机、CPLD可编程逻辑器件、专用时间-数字转化芯片TDC-GP2,运用模块化的设计思想设计了粗-精计时电路模块.实验结果表明:高分辨率大范围时间间隔测量仪的测量范围可以达到1～5×105μs,测量分辨率不大于100ps,测量精度优于1ns.     

基于DDFS的SPWM电路的研究与开发

以变频串联谐振高压试验装置为背景,介绍了利用数字频率合成(DDFS)技术实现SPWM的工作原理,从应用的角度阐述了基于CPLD的正弦脉宽调制(SPW M)数字触发电路的设计,既简化了硬件电路的设计与系统开销,又解决了正弦波波形精度随频率的增加而减小的问题。     

一种高射频武器电控系统设计

提出一种高射频武器电控系统的设计方法.采用计算机控制六路序列脉冲发生器,单路序列脉冲发生器由一片MCS51系列单片机和一片CPLD器件组成.单片机作为序列脉冲发生器的控制单元,采用CPLD器件设计时序逻辑电路.设计的电控系统能够在计算机上设置指定序列的时间间隔,由计算机发送控制指令,单片机控制时序逻辑电路输出点火脉冲阵列.该电控系统能够输出高频率脉冲阵列,实现了高射频多管武器的击发控制.     

ICR在数字存储示波器功能扩展中的应用

在硬件资源条件基本相似的基础上，采用CPU解压和电路重复配置ICR技术（In-Circuit Reconfigure）可将数字存储示波器成功的扩展成数字存储示波器和逻辑分析仪两用仪器。这种扩展技术具有实用价值，可以在有限的硬件资源条件下，设计出高性价比的智能仪器。     

基于数字PID控制的吊放声纳液压绞车控制系统

为提高某型飞机吊放声纳液压绞车缆绳收放智能控制的准确性、快速性和稳定性,研究并设计出一种基于积分分离式数字PID增量控制算法的航空吊放声纳液压绞车控制系统。该系统以ADuC812单片机数据采集系统芯片和EPM7128S 100复合可编程逻辑器件（CPLD）为核心,采用Keil C语言实现相关软件设计。通过单片机控制电路、旋转编码器方向识别电路、计数电路、拨码盘读数电路、键盘控制电路、液晶显示电路以及数字PID控制算法等软件程序,实现绞车缆绳收放的有效控制。     

ByteBlasterMV并行端口下载线应用

介绍了采用ByteBlaster MV方式在电路板上自制下载电路的方法,并使用并行端口下载线来连接此电路板和PC机的并行端口,从而达到简化CPLD的开发过程,缩短整个设计周期的目的.     

CPLD在变频调速系统控制技术中的应用

以CPLD(Complex Programmable Logic Device)实现的数字化PWM波形,具有灵活简便,控制精确,现场可编程等优点,使系统设计具有更高的实用价值.变频调速系统主电路采用交-直-交形式,以可编程逻辑器件(CPLD)作为调速系统逆变电路功率开关器件IGBT的逻辑控制器件.采用VHDL语言,从硬件和软件上探讨了CPLD实现PWM控制的方法.经设计应用证明,该技术可大大提高系统的稳定度和可靠性.     

可编程逻辑器件在抢答器电路设计中的应用

针对实际应用的需要，利用可编程逻辑器件设计了抢答器.该抢答器单元电路的软件设计分别利用原理图设计、硬件描述语言设计完成.设计了控制主电路、数字显示电路、倒计时显示、违犯规定电路、编码译码电路功能，并利用美国Altera公司的MAX PLUSII工具软件完成了编译仿真验证；硬件选择Altera的MAX74000S系列的EPM7128LC84 15芯片来实现抢答器的系统功能.该抢答器具有很强的功能扩充性，应用效果良好.     

基于CPLD和单片机的脉冲计数器设计与实现

脉冲计数器是数字电路中的一个典型应用,论文综合CPLD与单片机各自的优势,介绍了一种CPLD＋STC89LE52脉冲计数器的设计方案并加以实现。该脉冲计数器具有CPLD高速、稳定的特性又具备单片机控制灵活方便,易于编程实现交互性等特点,克服了用纯硬件电路实现可靠性低、延时大以及CPLD＋HDL编程实现交互性困难等缺陷,经过实际电路测试,该系统性能达到了设计要求。     

CPLD与绝对式编码器在开关磁阻电机中的应用

本文详细介绍了复杂可编程逻辑器件（CPLD）和DSP在开关磁阻电机控制系统中的应用。CPLD的使用简化了系统结构,提高了系统工作的稳定性和可靠性。绝对式光电编码器的使用增加了系统的抗干扰能力,为高速运行下实现提前关断和提前导通提供了良好的硬件支持。     

利用MAX+plusII平台拓展EDA硬件功能

为了方便操作,减少失误动作,有些数字电路仪器装置的设计,尽可能减少了能够由操作者变通的硬件部分。但由于电路已经固定,随之带来的问题是人们只能在设计者框定的范围内操作或实验,使得实验的范围和灵活性大打折扣。针对某些CPLD/FPGA实验仪器设备的类似缺陷,利用MAX+plusII平台的管脚锁定重新定义功能有效地解决了这一问题,并具体展示了这一过程。     

一种天幕靶用弹丸信号自动识别电路

天幕靶在使用中，经常受到蚊虫、飞鸟以及冲击波和光电器件随机噪声的干扰而输出误信号．文中提出一种自动识别弹丸信号的逻辑电路，利用飞行物和干扰源穿过天幕靶视场所产生信号宽度的不同，自动识别出弹丸信号．电路的输出端仅输出弹丸信号，蚊虫、冲击波、随机干扰等非弹丸信号被滤除掉．设计的电路能同时滤除比弹丸信号宽度短和长的两类信号，短信号和长信号的宽度可以预先设置，并有电路工作选择端．设计的电路在CPLD芯片上实现．经在天幕靶上使用验证，电路工作可靠，提高了天幕靶的稳定性．     

基于CPLD的多路温度数据采集系统的设计

提出了一种基于CPLD的温度数据采集系统的设计方案,介绍了系统软硬件、外围电路,芯片间电路连接和程序的设计方法,实现了温度信号采集、A/D转换、数据运算处理和控制数码管显示输出.仿真结果表明,本系统可将温度通过电压转换为可读的数字量,并且精度达到±0.5℃,能够满足15～50℃的一般温度采集要求.     

一种基于CPLD高速大容量双端口RAM电路系统的设计

双端口RAM在智能仪器高速数据采集中扮演着重要的作用.提出了一种高速、大容量、低成本的双端口随机存储器(RAM)的设计方案,该方案通过对复杂可编程(CPLD)进行逻辑电路设计实现.仿真结果表明,双端口RAM的读写控制时序完全符合双端口RAM的时序要求,读写结果正确.解决了目前市场上缺少高速、大容量、低成本的双端口RAM的问题,方便高速数据采集与处理仪器的快速开发.