基于双DSP的磁轴承数字控制器容错设计

分析并提出了应用于磁轴承的双DSP热备容错控制方案,本方案采用时钟同步技术,由总线表决模块实现系统的容错处理,由硬件判决模块实现硬件故障判断。再根据以上两个判决模块的结果由中心仲裁模块进行复杂的仲裁,并完成切换和完善的报警逻辑,从而实现容错功能,较大地提高了磁轴承控制系统的可靠性。以上所有逻辑均由VHDL语言在CPLD上实现。     

T型路口全感应交通控制器的设计

伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,已经广泛应用于模拟与数字电路系统等许多领域。利用EDA工具可以在电子设计的各个阶段、各个层次进行计算机模拟仿真,保证设计工程的正确性,可以大大降低设计成本,缩短设计周期。交通灯控制系统可以实现交叉路口的红、绿灯自动控制,基于FPGA的交通控制系统具有电路简单、实时快速擦写、运算速度快、故障率低、可靠性高,而且体积小等特点。系统通过功能扩展、接口扩展可同时控制多个路口的红绿灯变换,可根据需要实现实时、快速擦写应用程序。设计采用了VHDL的结构描述风格,依据功能将系统分为控制模块、计数模块、显示模块、译码等模块,仿真结果表明控制系统自动实现了灯色的交替和转换,以及倒计时显示。     

基于VHDL的电表抄表器设计

文章在MAX＋PLUS Ⅱ开发环境下采用VHDL语言,设计并实现了电表抄表器,讨论了系统的四个组成模块的设计和VHDL的实现.每个模块采用RTL级描述,整体的生成采用图形输入法.通过波形仿真、下载芯片测试,完成了抄表器的功能.     

一种基于FPGA的CPU设计

基于现场可编程(FPGA)技术和硬件描述语言VHDL的设计和综合,通过自顶向下的设计方法和模块化设计思想,在QuartusⅡ环境下能定制、仿真、下载验证和实现CPU功能.通过VHDL语言定制了运算器ALU模块和调用宏模块定制了RAM模块,介绍了基于FPGA的CPU设计方法,并通过初始化程序进行验证,实现了基于FPGA的CPU功能,表明基于FPGA技术在设计CPU核和大规模集成电路设计方面可根据实际情况定制,具有灵活性、可靠性和可扩展性.     

一种基于FPGA的CPU设计

基于现场可编程（FPGA）技术和硬件描述语言VHDL的设计和综合,通过自顶向下的设计方法和模块化设计思想,在OuartusⅡ环境下能定制、仿真、下载验证和实现CPU功能。通过VHDL语言定制了运算器ALU模块和调用宏模块定制了RAM模块,介绍了基于FPGA的CPU设计方法,并通过初始化程序进行验证,实现了基于FPGA的CPU功能,表明基于FPGA技术在设计CPU核和大规模集成电路设计方面可根据实际情况定制,具有灵活性、可靠性和可扩展性。     

Verilog到VHDL翻译器的设计与实现

描述了一个Verilog到VHDL翻译器Verilog2VHDL的设计与实现。首先将Verilog模块转换为中间格式,然后按照预定义的翻译规则,生成功能等价的VHDL设计实体。该翻译器目前只支持Verilog的一个子集。通过Verilog2VHDL,使得在Verilog-VHDL混合设计环境中重用Verilog设计成为可能。     

VHDL语言设计可综合的微处理器内核*

详细介绍了用VHDL语言设计可逻辑综合的教学实验用CPU的过程。CPU指令系统构架采用RISC结构,设计上使用结构化编程方法,将CPU内核按照功能划分为不同的模块,采用VHDL语言设计每一个模块的内部功能和外围接口。所有的功能模块组合起来后,通过EDA工具进行CPU内核的逻辑综合和功能仿真,最后在可编程逻辑器件上实现这个完整的CPU内核。     

基于VHDL的数字系统层次化设计方法

通过对数字频率计系统的设计,介绍了基于VHDL语言的数字系统层次化设计方法.首先将数字系统按功能划分为不同的模块,各模块电路的设计通过VHDL语言编程实现,然后建立顶层电路原理图.使用MAX+PLUS Ⅱ开发软件完成设计输入、编译、逻辑综合和功能仿真,最后在CPLD上实现数字系统的设计.结果表明,使用这种设计方法可以大大地简化硬件电路的结构,具有可靠性高、灵活性强等特点.     

CPLD在电磁永磁混合悬浮控制器中的应用

研究电磁永磁混合悬浮系统中,利用CPLD产生两路互补、带死区的PWM波的方法.由于CPLD不存在死机问题,有效地防止了双向斩波器的直通问题,控制系统可靠性增强.在此基础上,进一步利用CPLD来完成译码、显示等辅助功能,提高系统的集成度.给出了CPLD模块的详细设计,并用VHDL语言实现了多个功能的同步运行,实验结果表明了设计的可行性.     

使用CPLD实现通用串行总线接口收发模块

本文讨论了使用CPLD实现通用串行总线(USB)接口收发模块的过程,其中包括串行化、位插入、NRZI编码及其解码、反位插入、并行化等步骤,给出了发送模块设计的部分VHDL源代码.各功能单元及顶层文件的VHDL源代码使用MAXPLUSⅡ进行了时序仿真,仿真的结果符合设计要求.该设计最终用可编程逻辑器件EPM3032A实现硬件电路.     

适应调试功能的VHDL模型及模拟算法

本文提出一种适应调试功能的ＶＨＤＬ模型及ＶＨＤＬ模拟算法－－－ＶＳＩＭ。它与可视化ＶＨＤＬ原理图输入工具ＶＤＥＳ和高级图形调试器ＶＤＢＸ结合在一起，为设计者检查、修改自己的设计提供了极大的便利。该模拟器采用层次式结构行为混合模型，保存ＶＨＤＬ描述的所有信息和结构，以利于实现调试功能。模拟算法采用基于进程的事件驱动算法及层次式模块调用算法，并提供模拟时间、语句行、模块（包括元件、进程和子程序）、信号     

某固态旋转变压器接口电路的改进设计

为了改进某固态旋转变压器接口电路的设计,首先分析了传统基于8255设计的某固态旋转变压器SXZ(D/A)的接口电路,针对其存在占用I/O端口资源和使用分立元件多,PCB板面积较大等缺点,在此提出一种改进设计,采用VHDL设计了一种四通道的12位接口电路,给出了VHDL语言描述,并进行了电路仿真;实际应用表明,采用VHDL设计的接口电路具有更好的性价比,尤其是尺寸小,易于维护和抗干扰性强。     

电子密码锁的FPGA实现

设计的电子密码锁主要由键盘输入模块、密码锁控制模块、译码显示模块等组成。键盘输入模块包括时序产生电路、键盘扫描电路和键盘译码电路;密码锁控制模块包括功能按键的功能设计;译码显示模块包括数据选择电路、BCD至七段显示器译码电路。并设计了顶层原理图,通过EDA软件开发工具Quartus II,进行编译、仿真、适配,并下载到可编程逻辑器件FPGA中,通过实验开发系统GW48-CK进行硬件测试。仿真波形及硬件测试表明了整个设计的正确性与有效性。     

滤光片颜色特性在线检测仪的研制

针对传统的在线检测仪不能满足实时快速测量的缺点,设计了一种小型、快速、低成本的滤光片颜色特性的专用检测仪器;它采取多通道并行测量方式,检测速度得以大大提高;结合当前先进的CCD技术和数字控制系统技术,以线阵CCD为光敏感元件,结合高速单片机控制采样系统的数字化光谱检测系统,完成光学模块、光电耦合器件、CPLD驱动模块、信号处理模块的硬件设计,并按照FPGA的混合输入方式实现分频器div18、系统同步信号模块div2500和光积分时间设置模块div50000的VHDL设计;测试表明,系统指标达到了实时性、高精度的要求,可用于测量可见光范围的光谱。     

基于AD9224及FPGA的高速数据采集系统设计

介绍了基于FPGA及AD9224的高速数据采集系统。该设计用AD9224来实现AD转换,用FPGA实现控制逻辑,用FIFO作为AD转换与FPGA之间的高速缓冲存储区。实现了高速数据采集、数据的快速传输和模块灵活控制三者的结合。FPGA模块设计使用VHDL语言编写,用MAXPLUS实现软件设计和仿真验证。     

基于FPGA多通道同步数据采集系统设计

结合数据采集在往复式压缩机在线监测系统中的应用,设计了以FPGA（现场可编程门阵列）为核心的逻辑控制模块的多通道数据采集系统。整个采集系统可实现16路最大工作频率为100kHz的模拟信号的采集。设计中采用了自顶向下的方法,将FPGA依据逻辑功能划分为几个模块,详细论述了各模块的设计方法。各逻辑模块设计使用VHDL语言,并在ISE中完成软件设计和仿真。     

基于VHDL的故障注入工具的研究

基于VHDL的故障注入技术是一种验证系统可信性的有效方法,构造基于VHDL的故障注入工具是故障注入研究的一个重要组成部分.对基于VHDL的故障注入技术进行了研究,详细描述了该故障注入工具的结构和主要模块功能,并进行故障注入实验,分析和计算故障的激活率、探测率、恢复率.故障注入工具可用于对中等复杂度的VHDL模型进行故障...     

基于FPGA的GPS同步授时与守时方案设计与实现

针对电力系统异地实时同步测量中时间同步的问题,设计并实现了一种基于FPGA的电力系统GPS同步授时与守时方案.运用了平均值减小误差的思想,给出了方案的总体硬件设计以及芯片选型,重点介绍了FPGA内部功能模块设计,主要包括初值计算模块、平均值计算模块、平均值记录模块和PPS(秒脉冲)生成模块等,使用VHDL对各模块进行软件设计并提供了设计思路.通过硬件实验验证,无论卫星是否失锁,都能保证GPS长时间的高精度授时.