基于FPGA的头盔显示的视频驱动电路设计

在此介绍一种高性能的LCD型头盔显示器的视频驱动电路设计。实现了高分辨率DVI视频信号的解码、视频图像处理、LCD驱动等功能。采用FPGA作为硬件平台,对视频信号进行处理、对比度/亮度调节、图像扫描方向控制、LCD驱动时序生成以及MINI-LVDS接口实现等。采用专用芯片产生LCD需要的gamma电压值,实现了0.96英寸的液晶屏的驱动。具有显示分辨率高（1400×1050）、参数可调节、接口简单、功耗低等特点。最后通过实物测试,验证了该电路功能。     

基于USB2.0的三维头盔显示器接口电路设计

提出了一种以PC为虚拟图像源、基于USB2.0接口的三维头盔显示器接口电路设计方案。该方案以CPLD(复杂可编程逻辑器件)作为数据传输的控制核心,应用接口芯片的量子FIFO(先进先出存储器)架构解决了数据高速传输的带宽问题,并采用了外部高速缓存模块以实现数据传输的完整性,同时显示模块采用了英国MED公司ME3203微显示芯片。整个接口电路采用16位数据总线并行传输的方式,两片8位微显示芯片被看作一个整体共用16位总线,在同一时钟下扫描显示,实现了双目同步显示。最后通过对PC机中黑白条图像的传输,验证了数据传输的可靠性,传输速度满足了系统要求。该方案结构简单,灵活性强,从真正意义上实现了头盔显示器的双通道立体显示,符合民用头盔显示器的发展方向,可被广泛地应用于微显示领域图像实时传输的场合。     

军用机的头盔综合显示器

本文着重综述国外先进综台头盔显示器的分类、设计要求和最近研制情况.综合头盔显示系统能使驶驾员与战术势态和飞机系统紧密结合在一起,利用笔划、光栅和图象增强技术提供目标标记的精确定位和其它飞行关键位置的相关信息.     

新技术的结晶:头盔显示器

头盔显示器（Ｈｅｌｍｅｔ－Ｍｏｕｎｔｅｄ Ｄｉｓｐｌａｙｓ，ＨＭＤ）由１９６８年哈佛大学的Ｉｖａｎ Ｓｕｔｈｅｒｌａｎｄ首先提出，并设计出应用ＣＲＴ的名为达摩克里斯之剑的头盔显示器。经过３０年的发展，头盔显示器取得了巨大的进步和广泛的应用。特别是在微型液晶显示器、虚拟现实（ＶＲ）、袖珍计算机、可视移动电话以及现代数字化部队的装备中的逐渐普及，使得头盔显示器在这些领域中占据了重要的地位。 头盔显示器应用 无论是要求在现实世界的视场上同时看到需要的数据，还是要体验视觉图像变化时全身心投入的临场感，模拟训…     

基于Kopin公司AM LCD微显示器的头盔显示器数字像源的驱动控制

针对Kopin公司的AM LCD微显示器, 提出了一种头盔显示器数字像源的设计方法, 包括显示器件、驱动方式、时序控制及数据处理方法等, 形成了头盔显示器数字像源的产品实物, 满足了相关性能指标的要求。     

平视显示器的后继者—头盔平视显示器新方案

尽管平视显示器已成为现代战斗机航空电子设备的重要组成部分,但它的视场限制不得不采取其它措施,即使采用最先进的全息平视显示器,它的视场也不超过±15°.一种新方案,就是研制“全方位平视显示器—即头盔平视显示器”.本文简单介绍国外头盔显示器和瞄准具的发展和研制情况、存在问题、解决办法和最新方案.     

头盔显示器的供选小型显示器

目前出现了多种可能作为军用头盔显示器像源的小型显示器。它们分为发光、透光、反光和扫描等四类，用于头盔显示器则各有独特的优点。四种军用头盔显示器的基本要求派生出对小型像源的要求。它们是选择像源必须考虑的。供选的小型显示器应适应直视或透射型头盔显示器并满足相应的尺寸、分辨率、亮度和功率要求。     

驾驶员头盔上的平视显示器装置

一、头盔瞄准具的特点和功能 目前,正在研制装在九十年代战斗机驾驶员头盔上的瞄准装置。这种装置优点之一就是利用驾驶员视线移动,向飞机系统指示目标方向,更加快速发射武器。驾驶员转动头部指示目标方向的试验已在战斗机和直升机上进行了数次,但要适应未来战斗机使用装备更加严格要求,尚存在许多设计上必须依靠先进技术解决的问题。     

头盔显示器的光学系统设计方案

本文论述了头盔显示器光学系统的要求,并提出了几种光学系统设计方案及其各自的优缺点和折衷办法。最后介绍了全息头盔显示器光学系统设计新方案。新方案采用过渡全息图有象差的参考波记录全息元件,可以进一步减小象差,改进全息图的性能。     

SDRAM在头盔显示器系统中的应用研究

头盔显示器在很多领域正得到广泛的应用,它在微型显示器上显示高清晰度图像,应用一定的光学系统,在人眼前方形成类似于电脑显示屏的虚像,人们可以通过他来观看高清晰度视频图像。利用FPGA设计头盔显示器与HY57V643220 SDRAM之间的接口,主要研究将SDRAM应用于显示系统中作为图像数据存储器,采用FPGA实现其读写控制功能,并产生驱动LCoS成像所需的完整图像视频信号。     

基于FPGA的视频采集显示系统设计及研究

文章首先对FPGA技术及其特点进行了简要阐述,在此次基础上,基于FPGA技术,对视频采集显示系统的相关设计问题进行了研究。文章期望能对视频采集显示系统设计水平的提升及系统性能的完善有所帮助。     

基于FPGA的机载视频显示系统的低功耗设计

机载视频显示系统需要完成对视频信号的实时低功耗处理,采用Xilinx公司新推出的Kintex 7系列FPGA作为核心处理器,并搭载高倍读/写速率的DDR3,实现了对PAL及DVI视频信号的编解码、旋转缩放等处理,系统电路设计模块化,具有较强的灵活性和扩展性。在此设计了一种基于FPGA的低功耗显示系统的硬件架构,测试结果显示,与上一代以Virtex 5 FPGA为核心的视频显示系统相比,其功耗降低了约9 W。     

基于FPGA的实时视频图像采集与显示系统的设计与实现

主要针对目前视频图像处理发展的现状,结合FPGA技术,设计了一个基于FPGA的实时视频图像采集与显示系统。系统采用FPGA作为主控芯片,搭载专用的编码解码芯片进行图像的采集与显示,主要包括解码芯片的初始化、编码芯片的初始化、FPGA图像采集、PLL设置等几个功能模块。采用FPGA的标准设计流程及一些常用技巧来对整个系统进行编程。重点在于利用FPFA开发平台对普通相机输出的图像进行采集与显示,最终能在连接的RCA端口显示屏显示。     

A helmet mounted display system with active gaze control for visual telepresence

The objective of a Visual Telepresence System is to provide the operator with a high fidelity image from a remote stereo camera pair linked to a pan/tilt device such that the operator may reorient the camera position by use of head movement. Systems such as these which utilise virtual reality style helmet mounted displays have a number of limitations. The geometry of the camera positions and of the displays is generally fixed and is most suitable only for viewing elements of a scene at a particular distance. To address such limitations, a prototype system has been developed where the geometry of the displays and cameras is dynamically controlled by the eye movement of the operator. This paper explores why it is necessary to actively adjust the display system as well as the cameras and justifies the use of mechanical adjustment of the displays as an alternative to adjustment by electronic or image processing methods. The electronic and mechanical design is described including optical arrangements and control algorithms. The performance and accuracy of the system is assessed with respect to eye movement.     

基于IR2136的无刷直流电机驱动电路的设计

实现了一个基于IR2136的适用于无刷直流电机的三相全桥驱动电路的设计。详细介绍了电路的信号隔离模块、逻辑综合电路、三相逆变驱动电路和过流保护电路,并对电路中的关键参数进行了计算分析和选择,最后通过Saber仿真分析软件对设计完成的电路进行了仿真。仿真分析结果证明,电路的设计性能完全满足使用要求。     

基于FPGA的视频图像画面分割器设计

为了解决在一个屏幕上收看多个信号源的问题,对基于FPGA技术的视频图像画面分割器进行了研究。研究的主要特色在于构建了以FPGA为核心器件的视频画面分割的硬件平台,首先,将DVI视频信号,经视频解码芯片转换为数字视频图像信号后送入异步FIFO缓冲。然后,根据画面分割需要进行视频图像数据抽取,并将抽取的视频图像数据按照一定的规则存储到图像存储器。最后,按照数字视频图像的数据格式,将四路视频图像合成一路编码输出,实现了四路视频图像分割的功能,提高了系统集成度,并可根据系统需要修改设计和进一步扩展功能,增加了系统的灵活性,适用于多种不同领域。     

基于FPGA的视频信号发生器设计

目前数字相机逐步取代模拟相机应用在光电测量设备中,因此图像处理器也逐渐转化为接收数字视频的接口,对数字图像处理器检测的信号发生器的研制也变得十分迫切.本文介绍了一种基于FPGA的两种数字视频格式输出的视频发生器,它可以产生LVDS制式的数字视频信号和CamerLink制式的数字视频信号,而且可以通过串口对产生的视频中的...     

基于FPGA的双端口视频缓冲器设计

介绍一种基于FPGA和SDRAM的双端口的视频缓冲器设计方法。使用小容量的同步FIFO和异步FIFO串联构成用户接口,采用分块方式读写单块存储器SDRAM,采用混合算法合理仲裁读、写和刷新请求,实现单路视频数据的实时采集和输出。本系统设计简单,调试方便。只需适当地改变数据块的长度和FIFO的容量就可以应用于其他的视频处理系统。仿真测试结果表明:SDRAM时钟频率工作在71MHz下可以确保视频流的流畅性。而且通过改变FIFO的相关参数,还可以继续提高SDRAM的实际带宽。本设计还具有一定的灵活性。     

基于FPGA的数据编码电路设计

在数据传输系统中,数据在传输的过程里会存在一些冗余信息,而且传输的数据需要预先进行编码处理。针对数据传输过程中的问题,文中设计了一种数据编码电路。该电路能将接收到的数据以四种不同的编码方式发送出去,而且可以将传输数据中的冗余信息去除。该数据编码电路通过Vivado硬件仿真平台进行仿真验证,使用Xilinx ZedBoard FPGA开发板来实现。实验结果表明,本方案合理地使用了片上资源,在满足电路在时序与功耗上的要求的同时,也满足了功能上的要求。