基于ADF4113的可控频率源设计

频率合成技术 数字锁相式频率合成器的基本原理是：应用数字逻辑电路把VCO频率一次或多次分频至鉴相器频率上，再与参考频率在鉴相电路中比较，所产生的误差信号用来控制VCO频率，使之锁定在参考频率的稳定度上。上述原理如图1所示。     

1＊3紧密复用频率规划

随着GSM网络规模的逐步增大，频率资源的稀少已经日益成为限制网络质量的瓶颈。为此，各种频率计划及相关的抗干扰技术应运而生来进一步提高频率复用度，本将重点阐述应用于联通GSM900的1＊3紧密复用频率计划解决方案及具体应用。     

非相参捷变频雷达信号源频率控制电路的设计

介绍了非相参频率捷变雷达信号源，分析了频率控制电路的设计原理，并给出了设计实现框图。指出了原有频率捷变雷达信号源中频率校准方法存在的缺陷；改进了原有频率校准电路，经过对实际数据的分析，新的校准电路频率漂移速度达到10^5Hz／μs,有效地解决了原有信号源的频率跟踪精度低和稳定性差的问题。     

无线电管理局刘岩副局长：推动无线电管理法制化

2003年，我们在原有基础上进行了无线电频率规划，编写完成了无线电频率规划英文版工作，调整1800兆无线接入频率的容量，从原来5兆扩展到现在的20兆。对全国的台站进行了一次普查，而且对数据库进行了重新跟踪，对集群频率进行了     

一种提高相位激光测距精确度的方法

描述了一种采用相位式激光测距提高测距精度的方法，给出了采用相位式进行激光测距的原理，指出了采用单一频率进行测距时存在的矛盾，从而提出了在单一频率的基础上添加多个辅助频率进行测距，分析了采用多个辅助频率进行相位激光测距的原理，并对采用该方法进行了精度分析。从分析的结论看，采用的辅助频率个数越多，则越能提高测距精度，同时该方法还能提高测量范围，解决了单一频率测量时的矛盾，达到了测距时高精度、大范围的工程应用要求。     

GSM网频率资源富余度的研究

文章提出了频率富余度的概念，主要从频率的角度切入分析，以指导网内资源优化调配，提高频率利用率；同时结合NCS、MRR的分析及覆盖调整，优化覆盖重叠区，减少网内小区干扰，从而在一定程度上解决频率资源紧张的问题，提升网络质量。     

一种S波段直接式频率源的模块化设计

探讨了直接式频率源的模块化问题，通过具体的分析，提出了一种模块化的设计方案。该方案性能指标高，通用性强，可以满足雷达对频率源的各种要求，具有很好的实用性。     

基于80C196的频率测量及在电压采样中的应用

频率和电压是电力系统中的两个重要电气量。提出了一种基于80C196单片机HSI的频率测量方法，并依据测量的频率来改变电压的采样时间间隔，实现频率跟踪功能。该方法频率测量精度高，实行频率跟踪采样，提高了电压计算精度。     

频率捷变雷达信号源边工作边校准技术研究

分析了原有频率捷变雷达信号源中频率校准方法存在的缺陷，在此基础上设计了边工作边校准的频率校准电路，提高了信号源的频率跟踪精度和稳定工作时间。     

550MHz电缆电视频率合成变换系统的研究

主要介绍用频率合成技术实现电缆电视频率合成变换系统，在此研究了ＰＬＬ的程序控制及工作原理，讨论了遥控和接收系统及软件系统设计，最后，给出了ＵＰ／ＤＯＷＮ频率变换系统的设计框图。     

相位加扰对DDFS合成频谱的改善

DDFS系统中,由于波表容量的限制,带来了相位截断误差.同时,有限的数据宽度也会带来舍入误差.相位截断误差和舍入误差在频谱中的分布特点是不同的.针对相位截断误差的特点,采用相位加扰可以对合成波形质量加以改善.仿真表明,采用适当的加扰幅度后,合成波形的SFDR得到约10～20 dB的改善.     

平面近场测量中截断误差对口径场的不确定性分析

截断误差作为近场测试中较大的误差源之一,对它的分析和研究有一定的必要性。为构造出真实的口径场,找出阵中失效单元的位置,以更好地“诊断”天线,文中对截断误差对口径场的影响进行了分析,并用计算机模拟的方法通过构建模型分析了不同的截断角对天线口径场幅度相位的影响。     

基于GMSK调制终端的相位误差测试中的算法研究

丈章采用优化最小二乘算法实现基于GMSK调制终端中相位、频率误差的测试.对GSM测试终端的频率和相位误差特性进行了详细分析.在分析罗德施瓦茨综合测试仪CMU200的相位误差测试原理和方法的基础上,结合GSM突发脉冲的特性,提出了采用分段式最小二乘法来计算相位误差的算法.仿真表明分段最小二乘方法是测试射频终端相位误差的快速、准确的方法.     

一种降低DDS相位截断误差的方法

分析了直接数字频率合成技术(Direct Digital Synthesizer,DDS)的工作原理及其频谱特点,在此基础上介绍一种可降低相位截断误差引起的杂散的DDS新结构,并给出MATLAB对设计方法进行仿真的结果。     

On the quadrature accuracy of in-phase coupled quadrature LC oscillator

In this article, closed-form equations are proposed for phase and amplitude errors of an in-phase coupled quadrature LC oscillator. First of all, the injected current from coupling network to switching one is analytically calculated in a novel approach. Then, fundamental equations are obtained to derive phase and amplitude errors which are results of mismatches of the tank's inductors, capacitors and resistors. The analysis shows that the LC tank's phase of this oscillator has a negligible deviation from zero that is desirable and causes low phase noise. Also, the study indicates that in-phase coupling of this structure generates an injection current that reduces the output current magnitude. In the following, a mechanism is proposed to compensate the phase error, using intentional mismatch in tail currents. Moreover, In contrast to previous works, there is not a considerable trade-off between phase error and phase noise; meaning phase noise is almost stable while phase error dramatically decreases. Next, Many simulations have been done in TSMC 0.18 μm to evaluate the proposed analytical equations and efficiency of the presented approach. Finally, all of these tests confirm the high accuracy of equations and capability of the mentioned technique.     

直接数字频率合成器相位截断杂散谱的精确分析

该文在Nicholas采用数论方法得到的相位截断杂散谱的幅度和位置分布结果的基础上,运用映射和数论工具对杂散谱位置分布进行了分析,提出了一种简化算法,可精确分析相位截断杂散谱的谱线幅度和杂散位置.     

波片失配及相位误差对旋转场移相器性能的影响

旋转场移相器由两段λ／２波片组成。由于波片之间失配存在反射。本文分析了反射系数、波片相位误差对输出相移、隔离度及损耗的影响。与实验结果吻合。     

基于全相位的零相位数字滤波器的设计方法

针对通常情况下滤波器引起的相移问题,概述零相位数字滤波的重要意义。并在介绍传统两种零相位数字滤波器设计(FRR和RRF)原理和方法的基础上,提出了一种新的零相位数字滤波器的设计原理和方法全相位方法。通过仿真实验将传统的两种设计方法与此新设计方法给予了验证,使数字信号处理中滤波器引起的相位失真问题得到很好的解决。说明全相位方法是一种很好的零相位数字滤波器的设计方法,同时还克服了传统设计方法物理上无法实现的弊端。最后,将此全相位方法与传统方法作了分析,并介绍了全相位作为一种全新数字滤波器设计方法的应用领域。     

Frequency presetting and phase error detection technique for fast-locking phase-locked loop

A frequency presetting and phase error detection technique for a fast-locking phase-locked loop (PLL) is presented. The frequency difference between the reference clock and the divided VCO output clock is detected by the frequency presetting circuit. The frequency-presetting scheme allows the control voltage to be brought close to the target voltage with small initial frequency error. The phase error detector further reduced the locking speed by increasing the bandwidth of PLL through altering the supply current in the charge pump according to the phase error between the reference clock and the divided VCO output clock. The settling time of PLL can be significantly reduced afterwards. The settling time is reduced by 86%. The proposed PLL has been implemented in a 0.35 μm CMOS process, with a supply voltage of 3.3 V.     

DDS的相位截断及相应的杂散信号分析

直接数字频率合成（DDS）的缺点在于输出频率低和存在大量的杂散信号。而杂散信号产生的原因之一就是相位截断。文章首先介绍了DDS的基本结构和原理，总结了产生DDS杂散噪声的来源。重点分析了相位截断误差以及由相位截断引起的杂散频率分量，提出了计算这一杂散频率分量个数及信噪比的方法。