共查询到20条相似文献,搜索用时 31 毫秒
1.
VHDL语言高级综合子集的确立及其实现方法 总被引:7,自引:2,他引:7
越来越多的高级综合系统采用或接受VHDL语言作为设计输入,但VHDL语言的语义本质是基于模拟而非基于高级综合的,许多语法现象不能或不适于进行综合。本文系统地分析了VHDL语言的可综合性问题,详细讨论了VHDL语言的各种语法现象的可综合性,并结合实际系统分析了VHDL语言高级综合子集的确立及实现方法。 相似文献
2.
基于VHDL的FPGA器件设计 总被引:3,自引:3,他引:3
本文详细讨论了用VHDL语言进行FPGA设计的方法,阐明了VHDL语言的基本概念以及VHDL的综合过程,并举例说明了如何编写可综合的RTL级VHDL代码。 相似文献
3.
本文着重讨论了数字电路设计中采用VHDL语言作为设计工具时的图形接口问题,介绍了VHDL语言作为开发工具的系统采用图形接口的必要性,同时还介绍了VHDL语言可采用图文混合编辑的依据,以及采用图文混合编辑时VHDL描述由分解到合并生成源描述的思想,是RMS仿真系统VHDL图形输入的基础。 相似文献
4.
本文产生讨论了数字电路设计中采用VHDL语言作为设计工具时的图形接口问题,VHDL语言作为开发工具的系统采用图形接口的必要性,同时还介绍了VHDL语言可采用混合编辑的依据,以采用图文混合编辑时VHDL描述由分解到合并生成源描述的思想,是RMS仿真系统的VHDL图形输入的基础。 相似文献
5.
米良 《计算机与信息处理标准化》1996,(1):58-63
VHDL(VHSIC Hardware Desciption Language,VHSIC硬件描述文)作为IEEE标准设计语言,是电子CAD技术发展的重要里程碑。VHDL语言正在逐步为广大电子设计师了解和掌握。本文主要介绍了VHDL语言的特点、构件和描述风格。 相似文献
6.
VHDL语言分析器的设计与实现 总被引:4,自引:2,他引:4
VHDL高级综合系统是逻辑设计领域的热点,作为其前端的VHDL语言分析器是综合系统中其它各子系统(如综合、模拟等)的支撑,它生成VHDL源描述的中间格式并将此结果存入数据库供其它子系统引用。本文重点介绍基于VHDL IEEE1076-1987全集的VHDL语言分析器的设计与实现技术,并给出了有关结果,该分析器通过了许多实例。 相似文献
7.
8.
V2C++——一个用C++实现的VHDL翻译型模拟器 总被引:2,自引:0,他引:2
由于面向对象的C++语言更贴近描述硬件对象的VHDL语言C++实现翻译型VHDL模拟器,并利用C++本身的编译器的优化功能,可以得到运行的时间和空间方面效率较高的VHDL模拟器,V2C++的原型设计和初步实践表明,用C++实现VHDL翻译性模拟器比解释性模拟器具有较高效率,利于较大规模的电路的模拟。 相似文献
9.
VHDL与电子自动化 总被引:1,自引:0,他引:1
随着电子设计自动化(EDA)时代的到来,传统的硬件设计方法已经无法满足人们的要求了,VHDL语言作为一种高级硬件描述语言,由于它能以形式化的方式描述数字系统,从而大部分繁琐的工作可以由计算机来完成,而设计师能专注于整个系统的设计。VHDL的出现为电子设计自动化(EDA)的发展打下了坚实的基础,也给硬件设计领域带来一场革新。本文就此介绍了VHDL语言的基本构成和语句,及使用VHDL语言设计的优点。 相似文献
10.
VHDL——标准化的硬件设计语言 总被引:4,自引:0,他引:4
刘凡 《计算机工程与应用》1998,34(1):57-60
本文介绍了用VHDL语言来描述硬件模型的方法,结合实例说明这种高级硬件设计语言在逻辑设计中的灵活性和可移植性,并指出VHDL将推动逻辑设计的标准化 相似文献
11.
VHDL语言及其应用 总被引:1,自引:0,他引:1
介绍目前数字电子系统硬件设计的一种标准输入输出工具VHDL语言,并结合小巨型机上Dcache的设计,用VHDL语言实现MSC-Dcache的控制。 相似文献
12.
建立数字系统的高层次VHDL语言行为模型,是应用VHDL语言及自动综合系统以自顶向下的方法进行大规模集成电路设计的基础,以RISCSPARCMB86901为例,讨论建立多级复杂流水线结构的VHDL语言高层次行为模型的方法,同时对相关问题进行分析。 相似文献
13.
文中定义了条码阅读处理器的功能,给出其VHDL语言的行为源描述,讨论了在VHDL高级综合系统HLS/BIT的支持下面向FPGA,从算法级行为描述开始,自顶向下地进行条码阅读预处理器的设计过程,从中可见,VHDL高级综合和FPGA的结合,是一种简化设计复杂度,提高设计时效的ASIC的简便方法。 相似文献
14.
桶式移位器的行为级模拟 总被引:2,自引:0,他引:2
以专用32位浮点RISC微处理器芯片中部分译码的桶式移位器(BS)为例,介绍用VHDL语言对其进行了行为级模拟的方法,讨论了利用VHDL语言进行行为级模拟描述的问题,简要介绍部分译码方式的BS,较详细地给和VHDL语言对部分译码的BS进行行为级模拟的描述算法。 相似文献
15.
16.
本文从系统设计的角度介绍了应用VHDL进行系统设计的设计风格,结合一个典型例子。说明如何采用VHDL开始一个自顶向下的设计,指出如何在现有的环境中有效开发VHDL的应用。 相似文献
17.
本文提出一种适应调试功能的VHDL模型及VHDL模拟算法---VSIM。它与可视化VHDL原理图输入工具VDES和高级图形调试器VDBX结合在一起,为设计者检查、修改自己的设计提供了极大的便利。该模拟器采用层次式结构行为混合模型,保存VHDL描述的所有信息和结构,以利于实现调试功能。模拟算法采用基于进程的事件驱动算法及层次式模块调用算法,并提供模拟时间、语句行、模块(包括元件、进程和子程序)、信号 相似文献
18.
19.
本文介绍了一个开放的VHDL模拟环境。其基本模块包括:编译器、展开器、连接器和模拟器HSIM,可完成逻辑级的层次设计验证。重点阐述了开放VHDL编译的基本思想,简单叙述了模拟器的前端和后端共享开放模块。这些开放模块研制加环境新的VHDL工具提供了便利的支持。 相似文献
20.
本文简要介绍在微机上,通过VHDL语言描述,进行万门以上ASIC设计的方法及过程,并提供实例。 相似文献