基于FPGA的出租车计价器设计与实现

分析了出租车计价的系统需求,并将出租车计价器系统划分成5个独立的子模块:分频模块、显示模块、计时模块、计程模块、计价模块。依次介绍了各个模块的功能。在QuartusII 9.0环境下,编写相应的Verilog语言,并用DE2-70试验箱实现。     

出租车计价器黑匣子功能的实现

分析了现有出租车计价器的功能 ,提出了在出租车计价器上增加黑匣子功能的方法 ,利用很少的 I/O口线 ,构成具有 1M字节的大容量快闪存储器 ,通过对行车记录的压缩处理 ,可保存一个星期左右的行车记录 ,最后给出了实现黑匣子功能的程序流程图。     

出租车计价器黑匣子功能的实现

分析了现有出租车计价器的功能,提出了在出租车计价器上增加黑匣子功能的方法。     

基于proteus的出租车计价器仿真设计

随着经济的发展,汽车行业突飞猛进,出租车也日益普遍起来.了解在出租车上应用的计费系统,对我们日常生活也有帮助.为了我们更好的了解出租车计价器计价的原理,我们采用Proteus仿真软件,以AT89C52单片机为核心和其他一些外延软件,设计和模拟了出租车计价器的计价原理.     

出租车计价系统的FPGA设计

介绍了出租车计价器系统在实际生产生活中的重要性。根据预定的设计要求和设计思路，使用VHDL硬件描述语言设计了一个实际的基于Altera FPGA芯片的出租车计价系统，介绍了该系统的电路结构和程序设计。通过实验模拟，得到了关键的设计结果和在QuartusII5．0软件下的仿真波形。经分析软件仿真的波形和硬件调试结果，证明该出租车计价系统具有实用出租车计价器的基本功能，如能进一步完善，将可以实用化和市场化。     

出租车计价系统的FPGA设计

介绍了出租车计价器系统在实际生产生活中的重要性。根据预定的设计要求和设计思路,使用VHDL硬件描述语言设计了一个实际的基于Altera FPGA芯片的出租车计价系统,介绍了该系统的电路结构和程序设计。通过实验模拟,得到了关键的设计结果和在QuartusII5.0软件下的仿真波形。经分析软件仿真的波形和硬件调试结果,证明该出租车计价系统具有实用出租车计价器的基本功能,如能进一步完善,将可以实用化和市场化。     

基于430单片机的出租车计价器设计与实现

出租车在交通出行中起到十分重要的作用,司机与消费者都迫切需要能够科学合理地显示出租车费用的计价器。在总结以往设计不足的基础上,实现了基于430单片机的出租车计价器。该计价器主体以触摸式液晶显示器取代机械按键,以MSP430F149单片机为核心,实现参数设定、状态选择以及多重信息显示等。实验测试结果表明,该系统实用可靠,能准确显示模拟小车信息,可投入到实际应用中去。     

税控多功能出租车计价器的研制

较详细地介绍了税控多功能出租车计价器的原理、功能及特点。着重论述了微打 Ｍ Ｏ Ｄ Ｅ Ｌ－ ４２ Ｖ 的特点及在计价器中的应用。     

新一代出租车计价器微机设计系统

介绍了以单片机AT89C51为核心,以8279、7407,75451等智能芯片为外设的新一代出租车计价器的微机系统设计.给出了硬件电路图及主程序流程图,阐述了软硬件设计过程中关键技术的处理.实验调试证明：该系统完全满足集计程、计时、计费、存储、查看、统计等多种计量功能为一体的出租车计价器的实用要求.     

出租车计价器税控打印机的设计

本文首先分析了出租计价器税控打印机的设计要求，给出了税控打印机的硬件框图及纸位检测电路图，分析了税控打印机的软件设计方法，最后给出了软件流程图。     

基于FPGA快速位同步的实现

介绍了传统的超前一滞后型数字锁相环提取位同步信号的原理,提出了一种改进的简单快速的位同步FPGA实现方法,该方法首先在输入码元出现的半周期内得到码元与位同步信号的相位差,在附加门、扣除门的有效时间内,该相位差控制附加、扣除脉冲的个数,使输入码元与位同步信号快速达到同步.阐述了实现方案和模块设计,并用VHDL语言编程实现,maxplusⅡ下编译、综合、仿真、下载到FPGA芯片.仿真及实验表明:位同步建立时间只需一个码元周期_位同步快速实现.     

基于FPGA的图像中值滤波算法硬件实现

提出一种适于硬件并行处理的图像快速中值滤波算法,并用VHDL硬件开发语言在Altera公司的现场可编程门阵列(FPGA)上实现,给出了整个硬件系统的构造方法,以128×128×8bit的灰度图像滤波处理实验结果表明,该方法可实时进行中值滤波,适于图像采集与预处理系统.     

基于FPGA的ARM9与PC／104总线接口的设计

随着嵌入式研究的发展,在飞控计算机研究领域内,高性能嵌入式微处理器逐渐被考虑用来替代原有的X86系列微处理.而为了解决此类嵌入式微处理器与原有的采用PC/104总线标准的设备之间的通信问题,设计了一种方案,通过对AT91RM9200处理器内部总线和PC/104总线时序的分析,在Altera的FPGA芯片上,运用构建模块IP核技术,设计完成PC/104总线和ARM9总线之间的通信接口,并运用在实际的飞控计算机相关设备中,控制完成指定功能.     

FPGA在速示器中控制功能的实现

速示器是心理学领域中的重要实验仪器之一 .速示器呈现刺激信息时间的长短决定了它的使用价值,时间越短其使用价值越高.采用FPGA技术来控制速示器的呈现刺激信息的时间,就可以做到大大缩短刺激信息的呈现时间,从而提高速示器的使用价值.详细介绍了速示器的设计方案和FPGA在速示器中的具体应用,从而进一步阐述了FPGA在速示器中的控制功能的实现.     

基于FPGA的VGA图像显示控制的设计和实现

本文介绍一种利用可编程逻辑器件实现VGA图像显示控制的方法。由于是对视频数据进行处理，利用可编程器件FPGA设计VGA图像显示控制，能轻松地达到了面积和速度上的要求。该技术方案在工业现场中有多种实际应用。     

基于FPGA的Intel 8254的设计与实现

针对Intel 8254在某些工程应用中的局限性,提出利用FPGA和VHDL语言实现8254的设计思想;按照8254的内部逻辑结构及功能,将VHDL设计分为4个独立的功能模块,并分别介绍了各个功能模块的主要设计要点;以Altera公司的FPGA(Cyclone)系列产品为载体,在QuartusⅡ开发环境下,进行仿真和下载验证,效果良好;结果表明,利用FPGA设计并实现8254芯片功能具有可行性,同时,采用FPGA设计方法可以根据实际应用需求对芯片功能进行取舍和优化,因而具有更好的灵活性。     

一种基于FPGA的抢答器设计

介绍一种基FPGA的抢答器设计,给出了顸层电路原理图和主模块的部分VHDL源程序。利用MAX＋PLUSⅡ开发平台完成了编译、仿真,并下载到EPF10K10LC84—4器件中进行测试。该抢答器不仅能实现互锁、自锁和倒计时功能,而且能用声音、数码管准确提示抢答的优先结果和犯规情况,具有广泛的应用前景。     

基于FPGA的数字锁相环设计

介绍了一种应用VHDL语言设计数字锁相环的设计方法,阐明其基本工作原理和设计思想,给出了系统主要模块的设计过程和仿真结果;用可编程逻辑器件FPGA予以实现。该方案提高了DPLL的快速锁定性能,同时保证了锁定精度。     

基于FPGA的模糊CMAC网络的硬件实现

提出了模糊CMAC网络的一种基于FPGA的硬件实现方法。首先,分析了模糊CMAC网络的结构与算法,并以MAT-LAB仿真为依据,得到模糊CMAC网络的FPGA实现所需的参数;在此基础上,对模糊CMAC网络进行硬件模块划分,基于VHDL实现了各硬件模块的功能描述,并对模块结构进行了优化;最后,在特定的FPGA器件上实现了模糊CMAC网络。测试结果表明:该模糊CMAC网络硬件实现具有速度快、精度高的特点,且占用较少的硬件资源,是SOPC中实现模糊CMAC网络模块的一种有效方法。     

视频编码芯片TFP410的FPGA初始化

基于FPGA在当今数字电路开发中灵活高效的平台作用,提出一种基于Altera公司FPGA设计而实现的嵌入式实时图像显示接口方案。采用FPGA配置视频编码芯片TFP410,将图像信息通过HDMI物理接口发送到外部显示设备,为后续高级图像处理做准备。重点介绍了TFP410外围电路设计及I2C配置实现方法。在QuartusⅡ平台上,采用SignalTapⅡ逻辑分析仪对系统进行时序分析,并给出了试验图片。该设计方案可靠,易于升级,可满足视频显示系统对实时性的要求。