普遍故障下神经网络隐层冗余容错的分析与应用

隐层神经元冗余是提高神经网络容错性的一个有效的方法,在神经网络分类器的容错设计中,这一方法得到了良好的效果,对单故障可以做到完全容错.但是这一应用仅仅只能应用于输出层为硬限幅函数的前向网络,并且只证明了对网络中单故障有效.在实际应用中,网络中的各个节点和权值的故障往往是普遍存在的,因此本文提出了一种隐层冗余结构,对普遍故障存在下隐层神经元冗余容错方法做以评估,得出的结论是应用这种隐层神经元冗余结构可以减小网络的全局故障率;并提出了针对一般前向神经网络的实用的隐层神经元容错方法,这种方法可以有效地提高网络在普遍故障下的容错能力.     

用于神经网络容错的动态冗余BP算法

多层感知器(MLP)的容错性传统上采用改进算法和部件冗余方法。该文提出了一种动态冗余BP算法,这种方法在传统的带冲量项的自适应BP算法的学习过程中,根据各权值重要度的不同选取重要的权值进行冗余处理。该算法能有效地提高网络的容错能力,与学习中注入故障这一典型的容错改进算法相比,尽管容错能力并不突出,但相对可节省大量的学习时间。     

一种基于商用电信网络的容错技术

针对电信级网络的特点,提出了一种双机热备份容错系统实现方案.对双机热备份中的故障检测、故障恢复以及主备用资源一致性等关键问题进行了研究.对于瞬时故障、间歇性故障的容错采用软件冗余方法,而永久性故障则采用硬件冗余方法来解决,使系统可靠性有了进一步的提高.     

基于双冗余机理的舰炮武器系统网络容错设计分析

本文针对传统双冗余容错网络存在切换延时大、容错能力弱的问题,通过分析网络各种故障发生机理及现象,提出一种基于双冗余交换机的容错网络方案,解决了传统双冗余以太网初始启动时间长、切换延时大、部分故障无法处理的顽症,显著地提高了网络容错的能力。     

三维片上网络故障及拥塞感知的容错路由器设计

 三维片上网络中路由器的输入端口和交叉开关出现故障,将严重影响整个网络的性能,因此文章提出了一种故障及拥塞感知的容错路由器.通过增加一个冗余的输入端口和旁路总线,不仅能实现对输入端口和交叉开关容错的目的,而且还能在没有端口故障的情况下使用冗余端口有效地解决拥塞问题.实验表明此容错机制能够使得网络在故障路由器多、拥塞严重的情况下,仍然保持良好的性能.     

一种故障通道隔离的低开销容错路由器设计

片上网络中路由器发生故障势必会影响整个网络的性能,过大的容错开销也会给网络带来很大的负担.对此,本文提出了一种故障通道隔离的低开销容错路由器架构,该路由器通过减少不必要的交叉开关及合理优化各个端口VC的数目来减小路由器整体开销,同时增加一个冗余通道来达到对路由器容错的目的.当路由器中某个通道发生故障时,通道隔离检测方法使路由器能够在检测故障类型的同时进行数据传输,带回收指针的重传buffer将会进一步减少整个容错结构的开销.实验结果表明在无故障情况下本文设计的路由器较传统路由器平均延时降低45%左右,最大吞吐率提高28%左右,面积开销仅仅增加了18.24%.在故障存在的情况下,本文方案也显现出很大的优越性,能够达到很好的容错效果.     

光纤通道拓扑结构冗余方法研究

对于采用光纤通道(FC)互连的航空电子系统,在FC3种基本拓扑结构的基础上,分别给出了FC组合拓扑结构和由多个FC交换机组成的FC交换式网络的通信模型。针对航空电子系统的分布式网络模型,给出了基于任务的可靠性分析方法。根据航空电子系统容错功能和提高可靠性的需要,提出了FC的3种基本冗余结构:双环结构、双交换机结构和交换机仲裁环冗余结构,专门针对FC交换式网络提出了两种冗余结构:基本路径冗余和全网络冗余,专门针对FC组合拓扑结构提出了桥端口冗余结构;通过基于任务的可靠性分析,对各种容错拓扑结构进行了比较。对FC各种冗余拓扑结构的研究对于航空电子系统设计阶段的容错设计和冗余结构设计都将起到一定作用。     

容许多个磁盘故障的RAID编码方法研究

随着磁盘阵列规模的增大,同时发生多个磁盘故障的概率将大大增加,单容错编码难以满足应用对高可靠性存储的需求.分析了主要的双容错RAID编码方法及其特点,对各种双容错编码方法的冗余性能进行了比较.给出了一种基于循环置换矩阵构建的能容许三个磁盘故障的MDS交换群阵列码,其编码和解码效率较高,是大规模RAID存储系统的应用方向.     

基于周期粒度的级间寄存器备份机制

单粒子翻转是空间环境下微处理器发生异常的重要诱因之一,随着集成电路特征尺寸的缩小,单粒子翻转不仅会引发单位错误,还会引发大量的多位错误,如何有效解决处理器所面临的多位故障是容错处理器设计面临的新挑战.本文提出了一种基于周期粒度的级间寄存器备份机制的容错方法,采用双流水线冗余结构,通过比较器对比两条流水线的级间寄存器以检测单粒子故障;以周期粒度对级间寄存器的内容进行备份,当检测到单粒子故障时,使用2个周期对流水线进行恢复;为避免脏数据流出流水线,在数据缓存和寄存器堆的入口设置写缓冲,通过延迟写入保证信息可靠性.本文基于实际的SPARC V8结构处理器,对提出的方法进行了具体实现,在实验平台上进行了仿真,仿真结果显示,本文提出的容错方法能够以一定的面积开销实现对SEU、SET、和MBU故障容错,加固处理器的主频最高可以提升70%.     

具有在线修复能力的强容错三模冗余系统设计及实验研究

 为提高太空恶劣环境中电子系统的可靠性,提出了一种具有芯片级在线修复能力的强容错三模冗余(TMR)系统结构及设计方法,可在不影响系统正常工作的前提下实现故障模块的在线修复.该系统采用TMR结构,可实时检测定位故障模块;模块采用组件备份法设计,故障发生时可通过备件切换法快速自修复,模块中每个故障组件均可通过进化进行修复;并通过异构冗余降低2个以上模块同时故障的概率.以具有片内三模冗余的三阶高密度双极性(HDB3)编码器系统设计为例,对系统结构和各种容错修复机制进行了验证,结果表明系统可靠性得到很大提高.     

Studies on some alternative architectures for fault-tolerantautomotive multiplexing network systems

A fault-tolerant multiplexing network architecture is described. Comparison of reliabilities and costs are made between systems without fault tolerance, systems with fault tolerance using triple modular redundancy, and systems with fault tolerance with an adaptive architecture. The relationships of these reliability and cost indexes to the system size or the number of nodes are also indicated     

双余度信号容错处理与故障注入方法

在航空、航天以及工业控制领域,为提高系统的可靠性及容错能力,会对关键信号采用冗余设计,而双余度信号则是经常使用的一种冗余策略。文中介绍了一种双余度处理技术,同时为减少系统开发成本,设计采用了软件的故障注入技术,并通过软件故障注入技术对该处理技术进行验证,验证结果表明,该处理技术是有效、可行的。     

三余度飞控计算机架构及其可靠性研究

余度架构设计是解决飞控计算机可靠性问题的有效途径。为了满足高可靠性飞控计算机系统对可靠性和容错性的特殊要求的目的,提出一种新型三余度飞控计算机的余度架构方案,描述飞控计算机冗余设计方法,设计余度计算机软硬件的总体框架,采用马尔可夫方法对该方案进行了可靠性分析,获得了故障覆盖率和失效率对飞控计算机整体可靠性的影响结果,得到所设计余度架构方案可行的结论。     

A platform for heterogeneous interconnection network management

A comprehensive network management function built into the interconnection network provides a means of meeting user needs of fault tolerance, performance, accounting, and security. However, meeting these needs on a heterogeneous interconnection network is several levels more complex than on a homogeneous network because of the existence of multiple protocol stacks for communication. An architecture that will solve this problem by analyzing the heterogeneous interconnection network as a single entity is proposed. The authors present the design issues evaluated in choosing this approach and establish the need for the various components in this architecture. An overview is presented of each of the components, and their place in the architecture is pointed out     

Schemes of dynamic redundancy for fault tolerance in random accessmemories

For large memory capacities, stand-by systems usually need a considerable amount of redundant hardware, not only because of the spare components, but for storing fault conditions and for carrying out the necessary reconfiguration. As alternatives, two methods of implementing fault tolerance by means of dynamic redundancy in random-access memories are proposed which allow the treatment of memory-chip faults at the interface of the memory. The memory reliability for both approaches is estimated by a simple model. These methods improve the reliability considerably compared to conventional memory fault tolerance methods, and the size of the units of reconfiguration can be tailored to the demands of the system user     

Coding approaches to fault tolerance in linear dynamic systems

This paper discusses fault tolerance in discrete-time dynamic systems, such as finite-state controllers or computer simulations, with focus on the use of coding techniques to efficiently provide fault tolerance to linear finite-state machines (LFSMs). Unlike traditional fault tolerance schemes, which rely heavily-particularly for dynamic systems operating over extended time horizons-on the assumption that the error-correcting mechanism is fault free, we are interested in the case when all components of the implementation are fault prone. The paper starts with a paradigmatic fault tolerance scheme that systematically adds redundancy into a discrete-time dynamic system in a way that achieves tolerance to transient faults in both the state transition and the error-correcting mechanisms. By combining this methodology with low-complexity error-correcting coding, we then obtain an efficient way of providing fault tolerance to k identical unreliable LFSMs that operate in parallel on distinct input sequences. The overall construction requires only a constant amount of redundant hardware per machine (but sufficiently large k) to achieve an arbitrarily small probability of overall failure for any prespecified (finite) time interval, leading in this way to a lower bound on the computational capacity of unreliable LFSMs.