共查询到20条相似文献,搜索用时 46 毫秒
1.
2.
3.
4.
针对无人机导航系统通讯数据量大、实时性高的特点,设计了基于双DSP的导航系统;一个为解码DSP,用于接受地面遥控指令,控制任务设备及处理GPS信息;另一个为导航DSP,用于进行导航控制、下传遥测数据;双口 RAM芯片IDT70V27用来保证两者准确的数据通讯; GPS信息的接受通过外扩串口收发芯片TL16C752来实现;实际飞行实验证明该系统可以完全实现无人机的导航任务,且系统简单、可靠. 相似文献
5.
定点DSP芯片TMS320C62x具有高速的数据处理能力,该芯片为开发出具有实时分析处理能力的高速系统提供了硬件基础。而开发优化的系统处理软件,是提高DSP系统实时处理数据性能的关键,该文介绍了其软件优化的流程过程,并探讨和介绍了源程序优化的常用方法。 相似文献
6.
用16位DSP和CPLD辅以一些外围器件实现了一个新型的实时数据接收、处理、转发系统。系统采用CPLD器件集成电路的全部控制功能,提高了芯片的工作速度、功耗特性、系统的可靠性。数据接收部分采用数据流状态机。解决了原系统数据延迟偏大的问题,并提高了数据发送的实时性和可靠性。 相似文献
7.
8.
为了解决数据采集速度慢以及任务量大等问题,提出了一种基于DSP技术的嵌入式数据采集与处理系统方案;方案充分利用了DSP技术的运算能力强优点,从而实现了系统的快速运算以及有效控制;文章主要以系统的硬件设计和软件设计来对系统进行详细设计;在系统硬件设计部分,根据系统的需求以及DSP芯片的选型原则,系统选用了TI公司的32位定点DSP芯片—TMS320F2812,参数按照标准设置,并确定系统的总体设计方法,完成了控制AD芯片的采集模块设计;在系统软件设计部分,主要是对外扩芯片的控制,其中包括了控制AD采集时序以及DSP读写数据程序等。 相似文献
9.
电力网谐波分析测量是电能质量分析和改善的一个重要环节,在此主要介绍了将DSP技术应用到电力网谐波分析中的一种装置,该装置充分发挥了DSP芯片处理速度快的优势,满足了实时性的要求,实现了高性价比、高精度、高可靠性的谐波测量。 相似文献
10.
基于ARM和DSP的嵌入式ICE芯片扫描分析系统 总被引:1,自引:1,他引:0
集成毛细管电泳(ICE)芯片信号采集与处理系统的微型化、智能化是ICE芯片能否得到广泛应用的关键.针对传统的ICE芯片扫描分析系统结构复杂、处理速度慢、体积大等弱点,设计了一种基于DSP 双口RAM ARM的嵌入式ICE芯片扫描分析系统.该系统将高速DSP与在通讯、网络和实时控制方面具有独特优势的ARM处理器,以及实时性好、接口电路简单、数据传输量大的双口RAM结合起来,为开发高性能、集成化、便携式的新型微小生化分离分析系统奠定了一定的技术基础. 相似文献
11.
单片微机系统一般不支持DMA方式,即不提供DMA方式所需的引脚、信号、时序等。本使用DMA芯片8237A,设计并实现了单片机系统下的DMA方式。实际使用证明单片机系统下的DMA方式是可行的。实现了大量数据的快速传递与存贮。 相似文献
12.
雷达和声纳自导信号处理需要多个DSP和多个上位机联合工作。本文给出了基于VME总线的上位机与多个DSPHPI之间通过DMA方式进行并行通信的接口设计方案。实验和工程实践证明,采用DMA方式的设计方案比采用直接读写HPI口的方案访问速度快四倍以上。 相似文献
13.
高性能DSP中断处理技术 总被引:1,自引:0,他引:1
分析了DSP中断控制和中断服务机制,设计了4级中断优先级系统,提供了硬件、软件异常,硬件、软件中断,DMA中断,片上、片外中断等多种中断类型;提供电平、边沿触发的选择。实现了快速中断A、快速中断B和普通中断3种服务类型。整个中断系统较好地满足了DSP用作数字信号处理时快速高效的特点。 相似文献
14.
目前MEMS陀螺的精度还不是很高,为了降低MEMS陀螺的噪声,改善非线性性能,提高其精度,提出了采用TI公司新一代的数字信号处理器TMS320F2812和DSP/BIOS实时操作系统的MEMS陀螺信号实时采集与处理系统,对陀螺信号进行降噪、温度补偿、非线性补偿处理;在DSP/BIOS多任务机制下实现数据采集、处理、传输的并行化,同时采用小波信号除噪和补偿算法对信号进行处理;该系统处理时间短,可以满足陀螺使用要求,算法简单有效,可以显著降低陀螺噪声;实用表明使用高速DSP器件并采用有效的信号处理方法可以显著地改善MEMS陀螺的性能. 相似文献
15.
随着工艺技术的发展以及嵌入式实时应用范围的不断扩大和需求的不断提升,多核处理器必将凭其高性能和低功耗特性应用到嵌入式实时领域中。但是,多核处理器体系结构很难甚至无法满足实时系统的实时限制和对WCET的可预测性要求。从多核中的共享资源入手,分析多核中的片上共享资源(共享Cache、片上互连)和片外共享资源(片外存储)对WCET分析的影响,探讨了各种干扰下的WCET分析方法。介绍了两种多核WCET分析模型:多核静态WCET分析模型和多核混合WCET分析模型;同时,针对嵌入式实时应用提出了多核设计原则。 相似文献
16.
17.
介绍了由处理器S3C2410和语音处理芯片UDA1380组成的基于ARMlinux的音频系统的构建.提出了软硬件设计方案,并就音频文件的录制、传输、播放进行了探讨.利用IIs总线,IIC总线实现了音频数据及控制信号的传输,在驱动程序设计中通过使用DMA传输及缓存分段技术提高了对音频数据的实时处理,达到了较好实时性效果,实现了录放同步的音频系统. 相似文献
18.
19.
基于82530芯片的HDLC/SDLC规程高速数字通信应用的研究 总被引:2,自引:1,他引:1
Intel82530多规程串行通信控制器是美国英特尔公司推出的继Intel8274芯片后的新品种,其性能和功能等各项指比8274、8251等同类产品均有明显提高。基于82530芯片的串行通信应用越业越多,尤其是在采样率较高的实时控制系统中。本文介绍了82530芯片的物理特性,并根据笔者在实际应用中的体会,较详细地介绍了82530芯片的编程要点及芯片在中断处理中的有关问题。 相似文献
20.
Abstract Multi-core digital signal processors (DSPs) are widely used in wireless telecommunication, core network transcoding, industrial control, and audio/video processing technologies, among others. In comparison with general-purpose multi-processors, multi-core DSPs normally have a more complex memory hierarchy, such as on-chip core-local memory and non-cache-coherent shared memory. As a result, efficient multi-core DSP applications are very difficult to write. The current approach used to program multi-core DSPs is based on proprietary vendor software development kits (SDKs), which only provide low-level, non-portable primitives. While it is acceptable to write coarse-grained task-level parallel code with these SDKs, writing fine-grained data parallel code with SDKs is a very tedious and error-prone approach. We believe that it is desirable to possess a high-level and portable parallel programming model for multi-core DSPs. In this paper, we propose OpenMDSP, an extension of OpenMP designed for multi-core DSPs. The goal of OpenMDSP is to fill the gap between the OpenMP memory model and the memory hierarchy of multi-core DSPs. We propose three classes of directives in OpenMDSP, including 1) data placement directives that allow programmers to control the placement of global variables conveniently, 2) distributed array directives that divide a whole array into sections and promote the sections into core-local memory to improve performance, and 3) stream access directives that promote big arrays into core-local memory section by section during parallel loop processing while hiding the latency of data movement by the direct memory access (DMA) of a DSP. We implement the compiler and runtime system for OpenMDSP on PreeScale MSC8156. The benchmarking results show that seven of nine benchmarks achieve a speedup of more than a factor of 5 when using six threads. 相似文献