通信系统中Viterbi译码的Matlab仿真与实现

数字通信作为一种前向纠错编码技术卷积码起着重要的作用。相应地,信息接收端对卷积码的译码实现也提出了更高的要求。文中提出的卷积码译码Matlab仿真方案,旨在用Viterbi译码实现对卷积码译码的功能。仿真结果表明,维特比是一种良好的译码方式。     

卷积编码及译码在数字通信系统中的仿真

本文介绍了利用点对点（哪）数字通信系统模型，推导卷积编码和Viterbi译码的非线性传输函数的方法以及对Viterbi译码软判决和硬判决的性能分析。通过Matlab中的Simulink仿真模块，对系统模型进行了建模，其仿真结果表明。增大卷积编码和Viterbi译码的约束长度可以提高误码性能。最后，得到了Viterbi译码在软判决和硬判决条件下的误码曲线。     

DRM系统中卷积编码及Viterbi译码的实现

卷积编码和Viterbi译码是一种有效的前向纠错方法,广泛应用在移动通信和卫星通信中。给出了在DRM系统中由Punctured(4,1,6)卷积码作为母码产生的Punctured卷积码的编码及其Viterbi译码的软件实现方法和截尾译码的方法,从而为各种不同码率的卷积码的编、译码给出了一种可行的实现方法,并且为DRM系统中的编码设计提供了条件。     

LTE系统的Viterbi译码算法仿真及DSP实现

文章基于长期演进(LTE)系统的咬尾卷积码,通过对多种Viterbi译码算法的仿真比较,为时分长期演进(TD-LTE)测试系统选择了一种最优的Viterbi译码算法,并在TMS320C64x数字信号处理器(DSP)中实现了这种算法.提出了一些具体的软件优化策略和技巧,对加比选蝶形运算进行了大量简化.通过译码程序在CCS3.3中的运行结果,验证了该算法及优化策略和技巧的可行性和有效性.     

卷积码编码器和Viterbi译码器的FPGA实现

Viterbi译码是对卷积码的一种最大似然译码算法。主要介绍卷积码的Viterbi译码器的FPGA（现场可编程门阵列）实现方案。根据卷积码的特点,设计了用寄存器交换法存储幸存路径的模块,充分利用FPGA触发器资源丰富的优点。同时,为使系统在保持同等性能条件下可以高效率实现,对Viterbi译码实现中的数据溢出和输出判决部分进行了优化,处理的结果使得系统的性能和效率都有提高。本设计已基于FPGA实现,译码速度快、延时小。     

数字视频广播卫星通信系统中卷积编码器和Viterbi译码器的设计

本文主要阐述数字视频广播卫星(DVB-S)通信系统中的内码编码及其译码器的设计问题。此处我们采用卷积编码器和V iterb i译码器,以FPGA实现。     

卷积码Viterbi译码的优化与实现

给出了一种(2,1,6)卷积码Viterbi译码器的FPGA设计方案,重点对加比选单元进行了优化,采用预计算和查表技术来实现加比选单元,以替代传统的加比选结构,具有节省资源,速度快,性能稳定等特点。     

TETRA数字集群通信系统中Viterbi译码的FPGA设计与实现

根据，IETRA系统的高速和稳定性要求，给出了采用FPGA技术对（2，1，7）删余卷积码Viterbi译码器进行设计的方法，并在考虑到芯片的速度、面积和功耗，同时对Viterbi译码的若干算法进行研究的基础上，给出了选择3bit量化、软判决译码和大回溯深度等方案来保证性能和提高速度．以及采用分支度量存储溢出控制及对译码器其他部分的优化设计来在保证时序稳定、有效减少硬件消耗的具体方法。     

高阶调制系统中Viterbi译码的改进算法

本文分析了高阶调制通信系统中将解调和卷积码的译码联合的解码方法,并与传统的Viterbi软判决译码和Viterbi硬判决译码算法进行了比较.仿真结果表明,在不增加复杂度和保持相同的误码率的条件下系统所需信噪比比Viterbi软判决译码降低0.2-0.3dB.本文给出的方法也可推广到更高阶调制通信系统中.     

高速modem的Viterbi译码及其实现

一、引言Viterbi 算法是一种有效的纠错译码算法,它具有显著的检错和纠错能力。但由于算法复杂、运算量大,长期以来很难应用于高速实时处理系统。近年来,随着微处理机技术的发展和数字信号处理技术的广泛应用,涌现出许多高速专用数字信号处理器,这些高速专用芯片的出现使Viterbi 译码用于高速实时处理系统的设想得以实现。在高速数据传输中,采用格状编码和Viterbi 译码相结合的技术可以在不降低传信率、不增加带宽的情况下有效地改善系统的误码性能。本文针对格状编码调制中采用Viterbi 译码时可能遇到的问题进行了分析,提出了解决方法并在此基础上提出一种用高速专用信号处理器TMS 32010实现9600 bit/s Modem 中的Viterbi 译码器的设计方案。同时进行了软、硬件设计。     

联合判决估计的Viterbi译码算法

利用相邻几组判决数据之间的相互关系，对这几组数据进行联合判决估计，从而提两了Viterbi译码性能。从理论分析和仿真结果来看，当译码深度τ=2m左右时，译码性能相当于深度2τ传统算法的性能。此外，仿真表明参考状态的位置对性能影响不大。因此该算法在保证同等性能前提下，对留选路径存储的规模和功耗减少约20％，对回溯单元减少达30％。     

TD—SCDMA系统中Viterbi算法研究与改进

文中首先简单地说明Viterbi译码算法原理，接着分析Viterbi译码算法设计及伪代码实现，然后根据软判决和硬判决对译码性能的影响以及改进的译码器和MATLAB库函数的译码器作了仿真比较．仿真表明：改进的译码器具有良好的性能．     

Viterbi decoding for impulsive interference satellite channels

Data taken from real satellite channels point to the fact that such non-Gaussian behaviour as burst noise exists. Since the probability density function (p.d.f.) which minimizes the Fisher information (I_f) subject to the given variance of noise is Gaussian, performance can be improved by taking into account the non-Gaussian nature of the actual noise p.d.f. To achieve the higher efficiency, a modem, which consists of a maximum likelihood sequence detector (MLSD) implemented by an adaptive Viterbi algorithm (VA), is introduced in this paper. The new form of the algorithm, based on the m-interval polynomial approximation (MIPA) method, which adjusts the operation of the VA decoder to ensure its robustness to changing and/or non-Gaussian noise conditions, leads to an improvement of the error probability in operation of the receiver. In contrast to coding techniques, this improvement through digital signal processing is not obtained at the expense of bandwidth expansion. Monte Carlo simulation results involving bit error rate (BER) support theoretical conclusions.     

卷积码Viterbi译码器的硬件实现

第三代移动通信系统标准中普遍采用卷积码和Turbo码作为信道编码方案.本文首先阐述了维特比译码算法,然后论述了(2,1,3)卷积码编码电路和维特比译码的单片机实现方案.最后把维特比算法与交织方案相结合,统计结果表明纠错性能有较大改善.     

无线通信系统维特比译码的FPGA仿真验证

在设计宽带无线通信系统的基带平台中,采用一种基于FPGA仿真工具Active HDL和目前广泛用于数字信号处理、数值分析等的实用软件Matlab相结合的方法,通过实现(2,1,7)卷积编码的全并行维特比软判决译码的FPGA设计仿真和算法验证,提出一种利用Matlab进行测试向量的生成和验证,以简化仿真测试序列的手工输入,提高FPGA设计进程和保证代码质量的方法。     

噪声信号对AMR语音编码器影响的研究

随着移动通信技术的发展,低速率语音编码器的应用越来越广泛,对于噪声对低速率语音编码器的影响也得到广泛的关注.文中研究了噪声信号对AMR语音编码器的影响,实验结果表明噪声信号对低编码速率的基音延迟影响大于对高编码速率语音编解码器的影响.     

Viterbi译码器的应用及其硬件设计与实现

维特比译码器是人们广泛采用的卷积码的译码器,在IS-95,GSM,3GPP中都有广泛的应用.文中首先简单说明Viterbi译码算法原理,接着分析Viterbi译码算法设计及伪代码实现,根据TD-SCDMA卷积码编码方案,设计了一种采用软判决方式的维特比译码器,并采用合理的归一化方式,保证了计算路径值的过程中不会发生溢出.仿真表明:改进的译码器具有良好的性能.     

SBAS卫星信号的Viterbi译码优化方案

为了减少硬件处理的时间浪费,针对经由卷积编码的SBAS(Satellite-based Augmentation System )卫星信号,提出一种优化的Viterbi译码处理方案.该方案对译码数据流进行截断处理并进行性能补偿,通过Matlab平台对其进行建模仿真.仿真结果表明,该方案能够在节约硬件存储容量和减少数据处理压力的同时,获得与传统译码同等的译码性能,这为硬件实现提供了很好的参考依据.     

基于定点DSP的AMR语音编解码器的实时实现

文章参照3GPPTS协议，对于自适应多速率（AMP,）语音编解码算法进行了深入的研究，并且对其工作原理做了详细的分析。然后，在阐述AMR编解码器各部分完成的功能和具体算法的基础上，以TI公司的TMS320VC5510 DSP和TLV320MC1107芯片为核心，搭建起硬件实验测试平台，并对编码算法进行测试，取得了满意的效果。     

一种维特比译码器的矩阵实现方案

本文针对(2,1,l)卷积码提出一种维特比矩阵译码算法,通过引入整形、合并和动态选择等辅助模块,实现了所有环节的矩阵处理,构建出具有单一结构的并行译码器。由于只需要更改一部分模块的内部参数便可获得不同卷积码译码器,因此非常有利于分析和设计。仿真实验表明,在运算量更少的情况下,矩阵译码器可以取得接近最优的译码性能。