CORDIC算法硬件电路实现及改进

文章提出了一种新的基于CORDIC算法的硬件电路实现方法。首先介绍CORDIC算法及其原理,然后介绍了CORDIC算法的16级流水线结构硬件电路实现,最后介绍了一种新的改进型实现方法,可以有效在兼顾16级流水线结构的高实时性优点的同时,解决CORDIC算法本身对角度范围的限制问题,同时在某种意义上也降低了电路的复杂度。     

基于改进CORDIC算法的DDS设计

CORDIC算法由于其高速度和高精度而被广泛应用于直接数字频率合成器(DDS)等数字通信电路领域.在传统CORDIC算法的基础上,对CORDIC算法进行改进,减小了传统CORDIC算法所需的ROM空间,提高了电路运行速度;完成了DDS电路的设计.采用Altera公司Cyclone Ⅱ系列芯片EP2C5AF256A7进行FPGA验证,资源得到了节省.     

GMSK调制器电路设计与FPGA实现

分析了GMSK调制原理,设计了GMSK调制器的一种全数字实现电路.该电路采用查表法实现高斯滤波功能,采用CORDIC算法完成正交调制信号输出,具有电路规模小、精度可调、应用灵活等特点.该电路通过了FPGA验证并成功应用于TETRA集群通信系统.     

流水线CORDIC算法的FPGA实现

坐标旋转计算机（CORDIC）算法可以将多种难以用硬件电路直接实现的复杂运算分解为统一的简单移位、加法运算,然后逐次逼近结果。这种方法很好地兼顾了精度、速度和硬件复杂度,因而在数字信号处理领域得到了广泛应用。首先简要介绍了CORDIC算法的原理,然后基于现场可编程门阵列（FPGA）实现了流水线结构的CORDIC算法,仿真结果表明,其输出误差很小,与理论值基本一致。     

高速CORDIC算法的电路设计与实现

CORDIC(coordinate rotation digital computing)算法能够通过简单的移位、加减运算得到任意输入角度的正弦或余弦值,具有速度快、精度灵活可调、硬件实现简单等优点.在深入分析CORDIC基本算法原理的基础上,实现了一种改进算法,这种改进算法的迭代方向由输入角二进制表示时的各位位值直接确定,避免了CORDIC基本算法中迭代方向需由剩余角度计算结果决定的不足,从而提高了CORDIC算法的运行速度,减小了电路规模,并且对算法的综合性能也有一定改善.     

一种基于DDS的改进信号合成电路设计

传统的信号合成电路利用DDS产生载波信号,再将原信号利用乘法器和加法器来进行合成.基于ROM查找表法和CORDIC算法,本设计提出了一种改进结构.仿真与分析结果表明,与原有电路结构相比,改进后的数字信号合成电路精度高、硬件开销小.     

基于CORDIC的指数函数的FPGA实现

指数函数的应用领域十分广泛。本文首先介绍CORDIC算法双曲系统的基本原理及其计算模式.对CORDIC内核及前处理单元做了详细分析。在迭代算法的基础之上.采用流水线技术.以面积换速度.给出了一种基于流水线的CORDIC:算法来实现指数函数.具有很高的精度和很快的速度.使设计出的软核能够在精度要求很高的场合中运行。用Verilog HDL对其编程设计.进行功能仿真和时序仿真.及下载测试.结果表明该函数具有很好的实用性。     

基于CORDIC算法的数字滤波器设计

FIR和IIR数字滤波器广泛应用于各种数字信号处理系统。从坐标旋转公式出发，阐述了CORDIC算法的原理．同时在FPGA上实现了该算法的设计，并且基于CORDIC算法建立了FIR和IIR数字滤波器的电路模型，使之能在同一电路上通过开关控制集成实现。     

DDS电路的低功耗设计

枝节式数字频率合成器（DDS）是现代频率合成的主要工具,具有频率分辨率高、频率转换速度高等优点。很长一段时间,DDS设计一直受限于高功耗所带来的高成本,并且应用系统的低功耗需求也使得DDS电路的低功耗设计变得日益重要。文章首先对影响CMOS集成电路功耗的各种因素进行了总结,然后结合DDS电路的实际情况,对DDS电路在设计上进行了算法级和系统级的改进来降低功耗。算法级采用了改进的CORDIC算法;系统级采用并行运算的方法来实现。流片验证了改进后的结构可以使功耗减小20％左右。     

基于FPGA的一种改进型三角超越函数CORDIC实现方式

CORDIC算法将复杂的算术运算转化为简单的加法和移位操作,然后逐步逼近结果。这种方法很好地兼顾了精度、速度,非常适合三角超越函数的硬件实现,但同时也带来硬件资源占用增加的问题。如何尽可能减少CORDIC算法带来的硬件资源占用增加,是利用CORDIC算法实现三角超越函数的关键。本文提出一种改进型三角超越函数CORDIC硬件实现方案,该方案中CORDIC算法IP核利用VHDL语言进行编写,IP核在Modelsim6.5g上通过功能仿真,并且在XUPV5-LX110T FPGA开发板上通过硬件测试,实验结果表明改进的方案可以有效减少CORDIC算法带来的硬件资源占用增加。     

基于折叠变换的CORDIC算法实现

在现代数字信号处理领域中,CORDIC算法是一种重要的数学计算方法。该算法采用一种迭代的方式,运算简便,被广泛应用于乘除法、开方以及一些三角函数运算当中。但CORDIC算法需要较高的迭代级数以保证运算精度,在进行FPGA实现时仍然会消耗较多的硬件逻辑资源。为进一步减少CORDIC算法实现时的资源消耗,设计并实现了一种基于折叠变换的CORDIC算法。相比传统的流水结构CORDIC算法,该折叠结构的CORDIC算法消耗的硬件资源大大减少。文中给出了这一方法的实现结构,并给出了仿真结果。     

CORDIC-based VLSI architectures for digital signal processing

The evolution of CORDIC, an iterative arithmetic computing algorithm capable of evaluating various elementary functions using a unified shift-and-add approach, and of CORDIC processors is reviewed. A method to utilize a CORDIC processor array to implement digital signal processing algorithms is presented. The approach is to reformulate existing DSP algorithms so that they are suitable for implementation with an array performing circular or hyperbolic rotation operations. Three categories of algorithm are surveyed: linear transformations, digital filters, and matrix-based DSP algorithms     

基于CORDIC算法通用数字调制器的FPGA设计

通信系统的振幅键控(ASK)、移频键控(FSK)和移相键控(PSK)是数字调制的3种基本信号形式。而数字调制器载波的产生通常都是基于查找表的方法,为了达到高精度要求,需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法通用数字调制器的FPGA实现方案,可以有效地节省FPGA的硬件资源,提高运算的速度。文章最后给出了该方案的硬件测试结果,验证了设计的正确性。而且整个系统便于编程、修改以及升级改进。     

基于CORDIC算法的QAM调制器的FPGA实现

正交振幅调制技术(QAM)作为一种频带利用率较高、误码率相对较低的调制方式,被定义为很多数字通信系统的数字传输标准.QAM调制的载波信号一般采用查找表的方法,为了达到高精度的要求,需要耗费大量的ROM资源,文中提出了一种基于流水线CORDIC的算法实现QAM调制,可有效节省硬件资源,提高运算速度,同时可以实现多制式的QAM调制.最后给出了该设计方案的仿真结果,仿真结果表明,QAM调制器能产生四种调制方式的QAM信号,性能良好,迭到设计的要求.     

基于CORDIC算法的数字下变频器设计

数字下变频技术的基本功能是将宽带高速数据流信号转变成窄带低速数据流信号,以便DSP实时处理。研究了基于协调旋转数字式计算机(CORDIC)算法的数字下变频设计,这种方法能有效提高信号处理效率,减小硬件设计的代价,并且通过仿真证明该方法的高效性。     

Configurable Floating-Point FFT Accelerator on FPGA Based Multiple-Rotation CORDIC

Fast Fourier transform (FFT) accelerator and Coordinate rotation digital computer (CORDIC) algorithm play important roles in signal processing.We propose a conflgurable floating-point FFT accelerator based on CORDIC rotation,in which twiddle direction prediction is presented to reduce hardware cost and twiddle angles are generated in real time to save memory.To finish CORDIC rotation efficiently,a novel approach in which segmentedparallel iteration and compress iteration based on CSA are presented and redundant CORDIC is used to reduce the latency of each iteration.To prove the efficiency of our FFT accelerator,four FFT accelerators are prototyped into a FPGA chip to perform a batch-FFT.Experimental results show that our structure,which is composed of four butterfly units and finishes FFT with the size ranging from 64 to 8192 points,occupies 33230(3％) REGs and 143006(30％)LUTs.The clock frequency can reach 122MHz.The resources of double-precision FFT is only about 2.5 times of single-precision while the theoretical value is 4.What's more,only 13331 cycles are required to implement 8192-points double-precision FFT with four butterfly units in parallel.     

高速高精度固定角度旋转CORDIC算法的设计与实现

固定角度旋转的CORDIC(Coordinate Rotation Digital Computer)算法已经广泛的应用于高速数字信号处理、图像处理、机器人学等领域.针对固定角度旋转CORDIC算法在相位旋转过程中,存在数据吞吐率较高、占用硬件资源较多且资源消耗量大等缺点,提出了利用混合CORDIC算法,将角度旋转分为单向角度旋转和一次角度估计旋转两部分.本文根据欠阻尼理论,将固定角度旋转采用单向旋转CORDIC算法实现,减少了流水线的级数和迭代符号位的判决,然后通过对角度估计旋转的二进制表示,修正常数因子,再根据角度映射关系进行相关处理,完成高速高精度坐标旋转.最后在硬件平台上进行了仿真实验.实验结果表明,在误差范围一定的前提下,混合算法进一步的减少了迭代次数,并且资源消耗较低,提高了数据吞吐率.     

基于改进CORDIC算法的数字预失真实现

针对传统CRODIC算法存在的角度扩展、迭代复杂度等问题,在旋转模式下提出一种改进型CORDIC算法。对于旋转角度范围的扩展,采取将向量限制在第一和第四象限,旋转最后再根据输入向量符号判断旋转角度值;对于迭代复杂度,采用跳跃旋转方式来减少迭代次数。最后在Quartus软件上实现了该改进算法,并且将改进后的CORDIC算法应用于数字预失真技术,在FPGA上设计实现。仿真与实验结果表明:与传统的CORDIC算法相比,改进算法减少了硬件的开销,运算速度和精度都有很大改进,能够快速提取预失真参数,显著提高功率放大器的线性度。     

采用CORDIC算法的数控振荡器设计

基于CORDIC（坐标旋转数字计算）算法的NCO（数控振荡器）设计方法克服了传统数字下变频器查询表大的缺点,摆脱了用查表法产生离散正弦信号需要占用大量ROM资源的弊端,提高了资源的利用率,减小了硬件设计的代价。该算法使数控本振和数字混频两个功能合在一起完成,省去了2个乘法器,利用CORDIC算法CORDIC旋转的移位一相加流水结构,实现了数字下变频器的设计,其有效性通过仿真得到验证。