用Verilog HDL实现基于FPGA的通用分频器的设计

在数字逻辑电路设计中,常常遇到一些对时钟分频的需求。本文实现了一种基于FPGA的软件化的分频方法,通过对不同的Verilog HDL语言程序语句进行比较分析和仿真综合。     

基于FPGA的数字分频器设计与实现

分频器是很多测试、测量电路中使用的重要器件之一。本文在综合各种分频器设计的原理和特点的基础上,设计了一种基于FPGA的任意分频器。设计中不但使用了EDA实验箱的FPGA芯片,还使用了4＊4键盘、数码管和LED资源。该分频器可根据输入的数值,实现整数（包括奇数和偶数）、小数和分数的分频,软件仿真和实验箱验证结果以及示波器显示结果验证了该设计的有效性。     

CRC码的FPGA实现

介绍了循环冗余校验CRC算法原理和校验规则，分析了CRC校验码的具体计算过程，并以CRC-16为例，给出了使用硬件描述语言Verilog HDL来实现CRC-16的部分源程序，它既是校验码的生成器，也是待校验数据的校验器，对该例进行仿真并给出综合结果，最终可以在现场可编程门阵列（FPGA）上实现，其工作频率可达400MHz.     

基于FPGA技术的混沌系统设计与实现

以经典的Lorenz系统为研究对象,利用FPGA数字信号处理技术实现Lorenz混沌系统,减少了外界因素的干扰.首先,对Lorenz连续系统的方程进行分解,得到离散化状态方程,接着基于DSP-Builder软件开发平台获得系统的电路模型,该模型可直接转化为VHDL语言;其次,采用硬件描述语言(Verilog HDL)直接编程的形式,对系统进行验证,并从示波器中观测到Lorenz系统的混沌波形.通过比较上述2种实现混沌系统的方法,总结其优缺点及适用范围,为进一步利用FPGA实现一类非线性系统及相关领域的研究提供实用的方法.     

基于Lorenz系统的离散分析与FPGA实现

以现场可编程门阵列(field-programmable gate array,FPGA)和IEEE754标准为基础,设计出能产生Lorenz混沌信号的数字电路. 首先,根据Euler法、Runge-Kutta法,分别将系统方程离散化. 然后,利用Verilog HDL语言编写程序,运用Xilinx软件、Modelsim软件将程序综合、编译、检测. 最终,将生成的bit文件烧录到FPGA中,通过示波器观测系统的混沌态与非混沌态. 对比论证不同算法的实现效果,得出二阶Runge-Kutta法是实现经典混沌系统的FPGA仿真的最优离散方法,为后续混沌信号在数字化领域的进一步发展提供参考和依据.     

基于FPGA的USB接口读写设计

介绍了一种用FPGA实现USB接口读写的设计方法.着重分析主循环,中断服务处理器和D12命令接口等几个结构模块的设计.在XilinxISE软件平台上,验证了读写模块的Verilog HDL语言代码.     

基于FPGA的串口通讯设计

串行通信接口是一种主要的通信接口.本文设计了一个串口数据采集和处理程序.详细介绍了系统各个模块的具体设计方法,使用了硬件描述语言Verilog HDL进行编程,并使用Modelsim对实验结果进行了仿真,验证了用FPGA实现串行通信的可行性.     

EPCBC密码算法的FPGA优化实现研究

针对资源约束的智能卡加密需要小面积实现的问题,对EPCBC加密算法从硬件上实现面积优化进行了如下研究:1)相同运算只实现一次,主程序调用32次完成加密;2)对S盒变换和密钥变换使用同一寄存器,从而节省寄存器数量;3)把密文轮操作和密钥更新放在一个模块中。通过FPGA优化结果表明,EPCBC密码算法实现面积大幅度减小,优化率达到56%,同时加密运算性能也没有降低,从而为开发受资源约束的智能卡密码硬件提供可行方案。     

基于FPGA的温度控制系统设计与实现

基于FPGA与温度传感器DS18B20设计实现了单回路水箱温度PID控制系统。软件主要包括PID控制算法及PWM波产生模块、DS18B20驱动模块、数码管显示驱动模块等3个模块。仿真结果验证了设计的正确性。实验结果表明,系统输出温度达到微小超调的稳定控制要求,体现了该设计方法的有效性和实用性。     

基于FPGA芯片设计出租车计费器的研究

介绍了应用ALTERA公司的FPGA设计一个出租车计费器的一种方案.并讨论了有关使用FP GA芯片和VerilogHDL语言实现出租车计费器设计的技术问题.     

CRC码的FPGA实现

介绍了循环冗余校验CRC算法原理和校验规则,分析了CRC校验码的具体计算过程,并以CRC-16为例,给出了使用硬件描述语言Verilog HDL来实现CRC-16的部分源程序,它既是校验码的生成器,也是待校验数据的校验器,对该例进行仿真并给出综合结果,最终可以在现场可编程门阵列(FPGA)上实现,其工作频率可达400 MHz.     

基于DDS的小数分频器的设计

基于直接数字频率合成器DDS芯片AD9850的小数分频器设计,分频系数N是可以在限定范围内自行设置的任一小数,提出了三种不同计算输入时钟频率值的方法,并给出AD9850并行连接的源代码及实现小数分频器的基本结构框图,并对三个主要模块CPLD/FPGA、DDS（AD9850）和单片机（80C51）之间的连接加以详细的说明。     

下变频器HSP50214B的FPGA实现

介绍了基于FPGA完成HSP50214B的下变频功能,此设计方案具有一定的灵活性。     

带自检功能的电子提花机控制系统

基于工控板的设计是当前电子提花机控制系统开发普遍采用的方式.在分析电子提花机控制原理和CPLD芯片功能研究的基础上,提出一种基于PC/104工控板和CPLD带自检功能电子提花机控制系统解决方案,主要分析CPLD在系统中完成的数据传送和接收且实现了提综数据的自检功能,并进行了相关的仿真调试.该方案在实验室里进行初步试验,取得了预期结果.