模拟预失真射频功率放大器设计

本文介绍了一种WCDMA频段模拟预失真功率放大器的设计。在设计中采用预失真技术对幅度一幅度（AM—AM）和幅度一相位（AM—PM）曲线进行校正,以补偿功率放大器的非线性失真。实现了在输出功率为39dBm时信号带宽内偏离第一个5MHz信道的ACPR值优于-53dB。     

一种基于2．14GHz功率放大器的预失真反馈延迟估计

反馈回路的延迟估计是功率放大器数字预失真技术的前提,本文提出了一种环路延迟估测方法,在考虑信道畸变的同时,降低了运算量。然后基于一款Freescale（MHL21336）2．14GHz的AB类功率放大器,采用无记忆预失真方法和正交记忆多项式预失真方法实验验证,结果表明该环路延迟估计算法能够使无记忆多项式预失真器的单载波WCDMA信号的ACPR（邻近信道功率比）改善近20dB,而对正交记忆多项式预失真方法大约可以改善24dB。     

模块化模型功率放大器的自适应预失真

为补偿正交频分复用（OFDM）通信系统中由记忆高功率放大器（HPA）引起的失真,提出了一种自适应数字预失真方法。对Wiener、Hammerstein和Wiener-Hammerstein模块化模型的HPA各自构成了一个有记忆自适应预失真器。仿真结果表明,利用模块化模型能快速、简便地实现记忆放大器的线性化,而且具有满意的性能。     

一种高线性度的2.4 GHz CMOS功率放大器设计

为了满足目前物联网低成本、低功耗与较高线性度的市场应用需求,提出了一种高线性度的2.4 GHz功率放大器(PA)。该功率放大器为两级结构,为了提高增益的同时保持较低的静态功耗其驱动级采用了电流复用两级共源放大结构,并且使用了两级失真抵消的方法减小了晶体管跨导非线性的影响,同时采用二极管线性化偏置来补偿寄生电容非线性导致的增益压缩现象。该功率放大器采用0.18μm CMOS工艺,后仿真结果表明,在2.4 GHz工作频率下,该PA小信号增益为30 dB,输出1 dB压缩点为22 dBm,静态功耗为53 mW,功率附加效率峰值为31%。     

高效率线性功率放大器设计

3G信号的高峰均比和快速的包络变化为基站功率放大器的设计提出了新的挑战。结合Doherty技术与基带多项式预失真技术,设计了一款高效率线性功率放大器。仿真分析得到,放大器在输出为P1dB到回退6dB的范围内,效率超过38.4%。使用码率为3.6864Mcps的CDMA2000信号源测试,在输入功率为38.5dBm时,其输出信号的ACPR达到-45dBc。本设计在线性放大的条件下实现了从P1dB处回退6dB范围的高效率放大器。     

记忆非线性功率放大器的神经网络预失真

数字预失真是克服高功率放大器(HPA)非线性失真最有前途的一项技术。早期对预失真技术的研究大多局限于无记忆非线性,但对于宽带应用,放大器的记忆特性明显。该文提出了一种新的有记忆非线性功率放大器的神经网络预失真技术,预失真器利用输入信号的同向和正交分量作为输入,采用带抽头延时的双入双出两层前向神经网络结构,根据非直接学习结构和反向传播算法实现自适应,可同时补偿放大器的记忆失真和非线性失真。仿真结果表明,建议的方案能有效抑制带外谱扩散,降低误码率,实现有记忆非线性HPA的自适应预失真。     

短波大功率放大器的预失真技术

分析了几种主要的预失真结构,发现这些预失真结构均不适用于多通道宽频带短波通信中大功率放大器的线性化。针对短波通信系统的特点和对邻道干扰以及功率放大器工作效率的要求,提出了一种新的数字射频预失真方案,并采用通用的数字信号处理器和FPGA在硬件上实现了一个预失真线性化模型。仿真和实验结果表明,在短波通信系统采用这种方案,可以在很大程度上改善功率放大器的线性度。     

基于功率合成器的20 GHz CMOS功率放大器设计

设计了一个工作频率高达20 GHz、最高输出功率23.4 dBm的CMOS功率放大器(PA),该PA由两级放大器组成,采用全差分Cascode电路结构。PA的输入、级间、输出匹配网络均采用片上变压器实现,实现单端输入、单端输出,功率合成器用来提高PA的输出信号摆幅。该PA基于TSMC 0.18μm CMOS工艺模型进行设计,采用Agilent ADS软件进行PA性能仿真和片上变压器的设计,版图仿真结果表明:在20 GHz频段内,PA的输入、输出完全匹配(S11=-13.85 dB、S22=-10.94 d B),小信号增益S21达到21.5 dB,芯片面积仅为0.56 mm~2。     

宽带RF功率放大器的预失真线性化技术综述

随着无线需求和无线业务的不断增加,传输信号必将不断向高速率宽带宽发展。在宽带应用中,由于传输信号带宽增加,RF功率放大器不同于窄带输入下的无记忆特性,将表现出与频率有关的记忆非线性特性。针对宽带功率放大器线性化的记忆预失真技术成为当前研究的一个热点,综述了宽带RF功率放大器的预失真线性化技术的研究进展,详细介绍和分析了目前最主要的几种记忆预失真器的模型和对应的自适应预失真方案,最后给出了今后的研究方向。     

功率放大器记忆效应分析及有记忆预失真技术

功率放大器是无线通信系统的重要组成部分,然而功率放大器固有的非线性特性和记忆效应导致信号产生严重的失真。目前大多数文献都集中于无记忆功放线性化研究,随着OFDM等宽带无线通信技术的兴起,功放的记忆效应对信号的影响愈加显著。本文从功放记忆效应产生的原因入手,利用双音输入信号对其进行了理论推导和分析,阐述了记忆效应对功放输入信号的严重影响。基于此,本文重点探讨了功放的有记忆预失真技术,对国内外功放有记忆预失真技术进行了综述。     

5.2GHz CMOS功率放大器设计

采用TSMC0.18μmCMOS工艺设计了一个5.2GHzWLAN(无线局域网)的功率放大器,该放大器采用两级差分结构。为了提高其线性度和功率附加效率,在每个差分放大级共源共栅电路之间引入电感,以及在每一级共源共栅放大器内部引入了多个MOS管的串并联。在ADS2009软件平台下对该功率放大器进行仿真,并应用Cadence软件进行功率放大器电路的版图设计。仿真结果表明,在1.8V工作电压下,1dB压缩点输出功率为19.6dBm,增益为28.2dB,功率附加效率为18.1%,符合无线局域网802.11a标准系统的要求。     

2.5 GHz高线性度瓦级CMOS功率放大器的设计

设计了一个工作于2.5 GHz、最高输出功率达到31.8 d Bm的CMOS功率放大器(PA),该PA由两级放大器组成,两级放大器均采用全差分电路结构。为了实现1 W以上的输出功率,第二级放大电路由两个完全相同的子放大器组成,然后通过高效率的片上功率合成器将两个子放大器的输出电压相加。片上二次谐波短路电路用来提高PA的线性度,对比没有采用二次谐波短路的PA,采用二次谐波短路后PA的三次谐波失真下降7 d B。该PA采用TSMC 0.18μm CMOS设计,采用Agilent ADS软件进行电路仿真和片上无源器件的设计,电路仿真结果表明:在2.5 GHz工作频率点,PA的输入完全匹配(S11=-25 d B),小信号增益达到25 d B,功率增益为19.4 d B,最高输出功率达到31.8 d Bm,最高功率附加效率(PAE)达到32.9%,三阶交调失真在输出功率等于22.3 d Bm时为-30 d Bc。     

A 2.4 GHz low power CMOS transceiver for LR-WPAN applications

A 2.4 GHz low power transceiver for low-rate wireless personal area network(LR-WPAN)applications is presented.The optimized low-IF receiver consists of a novel current reuse RF front-end with an inductor-less-load balun LNA and quadrature mixer,and an adaptive analog baseband to reduce power and area.It achieves-94 dBm of sensitivity,-9 dBm of IIP3 and 28 dBc of image rejection.The phase-locked loop based direct phase modulated transmitter is proposed to reduce power and deliver a+3 dBm output power.The phase noise of the low power frequency synthesizer with current reuse stacked LC-VCO achieves-107.8 dBc/Hz at 1 MHz offset.An ultra-low power nonvolatile memory is used to store configuration data and save power.The chip is implemented in a 0.18μm CMOS process,and the area is less than 2.8 mm2.The transceiver consumes only 10.98 mW in the receiving mode and 13.32 mW in the transmitting mode.     

基于直方图匹配的功放基带预失真方法

传统功放基带预失真方法在系统环路延迟补偿精度下降时性能迅速下降,已有的基于累积分布函数的方法无需精确的环路延迟补偿,但其忽略了功放的相位非线性,应用受到限制。提出了一种基于直方图匹配方法求解功放幅度和相位非线性特性,从而构建基带预失真器的方法。仿真结果证明,该方法能够有效改善功放的幅度和相位非线性,效果优于传统方法,且无需进行环路延迟补偿。     

基于反馈迭代的双带功率放大器数字预失真

为补偿双带功率放大器中的非线性,提出了二维多项式模型并结合反馈迭代法建立数字预失真系统。相比于传统的线性化技术,二维数字预失真方法降低了对数/模转换器和模/数转换器的要求。仿真结果表明,采用间隔频率为100 MHz的两路WCDMA信号同时驱动功率放大器,二维多项式模型能够更好地消除非线性失真,反馈迭代方法在求逆上更精确。     

基于分段线性函数的功放模型及数字预失真应用

为了克服通信系统中功率放大器的非线性和记忆效应,数字预失真技术成为研究的热点。提出一种基于分段线性函数的多项式模型,与广义记忆多项式模型相比,我们把多项式中的高阶项转换为分段求和项,消除了高阶相乘带来的不稳定性,同时由于分段阈值的存在,该模型的适用性和稳定性均有所提高。把功放模型应用于数字预失真结构中的实验结果表明:与广义记忆多项式模型相比,分段线性函数模型所需系数要少40%,邻信道功率比提高约1dB,归一化均方误差提高约8dB,因此该模型在数字预失真方面具有较好的效果。     

一种具有普适性的功放线性化预失真方案

为解决功率放大器的非线性问题,提高功放效率,提出了一种能够应用于多种类型功放的间接结构多项式数字基带预失真方案。采取间接预失真结构规避了功放的辨识过程,选择记忆多项式模型作为预失真器能够线性化多种类型的功放,同时采用改进的抑制牛顿算法减少了参数的迭代次数和运算量。以64QAM信号作为输入,对几种典型的功放模型进行数字预失真处理,通过MATLAB仿真分析预失真前后信号的功率谱变化以及ACPR值的改变,表明该方案能够取得比较理想的预失真效果,同时证明了此预失真方案具有一定的普适性。     

多频段功率可控的CMOS开关类功率放大器设计

开关类功率放大器相对于传统的线性功率放大器有更高的效率,其中E类开关功率放大器由于其高效、易于实现等特点被广泛运用,但在低频率时E类功率放大器难以达到足够的输出功率和效率。设计实现的多频段开关功率放大器在高频段（433 MHz）采用E类匹配方式,在较低的频段（315 MHz、230 MHz）采用新颖的方波匹配。在Cadence软件平台下进行仿真及版图绘制,结果显示该多频段开关功率放大器各频段都实现了20 dBm的输出功率,漏极效率均达到40%,同时,通过控制晶体管尺寸,可以对输出功率进行数字控制。