雷达制导导弹模拟弹电路系统设计

由于导弹使用寿命有限,在日常飞行训练中使用实弹,会造成极大的浪费。文章详细分析了发射装置与雷达制导导弹从挂机到离机发射过程中的信息流和信号流,提出了为模拟弹构建一个基于Cyclone系列EPIC 12Q240I7的SOPC系统的设计方案;从SOPC系统需求出发,基于IP复用(Intelligence Property Reuse)理念,采用软硬件协同设计的方法,利用FPGA的可编程逻辑资源以及软硬IP核,为嵌入式处理器Nios II设计了各个接口模块以及控制模块,从而完成了SOPC系统的FPGA硬件设计;设计出一种基于SOPC技术的模拟弹,可以模拟实弹训练,具有很好的应用前景和军事意义。     

基于Avalon总线的图像解压缩IP核设计

介绍了基于Avalon总线的静态图像压缩标准JPEG基本模式解码器软IP核的设计和实现.IP核采用流水线和模块化的设计方法,分别设计各个模块完成其独立的功能,然后将这些模块组成一个顶层模块,采用Avalon总线接口,利用SOPC Builder工具将IP核集成到系统中.该IP核极大地提高了解码速度,具有可移植性,可以方...     

基于Avalon总线的计数器接口IP核设计及应用

在控制领域,随着基于FPGA的NIOS Ⅱ软核处理器的广泛应用,NIOS Ⅱ的Avalon总线与外设的接口IP(知识产权)核的研究就显得很有价值.该设计结合FPGA实现了编码器脉冲的整形、滤波、倍频、鉴相、计数和锁存功能,然后运用Verilog语言完成了计数模块与Avalon总线的接口IP核设计,最后采取SOPC(可编...     

基于Nios II的井下静态随机存取存储器管理

针对测井仪器中高速数据缓存的问题,提出了一种基于Nios II的静态随机存储器（Static Random-Access Memory,SRAM）控制器的IP核的设计方法,详细介绍了IP核的设计和实现过程并基于一定的硬件平台对SRAM控制器IP核的稳定性进行了测试。测试结果表明,所设计的SRAM控制器IP核能够在高温环境下实现对SRAM的有效管理而且通过修改配置参数就可应用在不同位宽和容量的SRAM上且运行稳定。该设计不仅实现测井仪器中高速数据缓存的管理,也提供了一套SRAM选型测试系统。另外设计介绍的可编程片上系统（System-on-a-Programmable-Chip,SOPC）开发流程对其它SOPC系统开发也具有一定的参考价值。     

视频采集存储系统的FPGA设计

设计了基于SOPC的图像采集存储系统,整个系统以MicroBlaze为主处理器,并应用功能IP核,采用软硬件结合的方式,完成了视频图像的采集存储处理部分.该设计作为基于FPGA的药片检测系统的前期处理部分已投入实际生产应用.     

基于SJA1000IP核的CAN总线通信系统

分析了CAN总线控制器的工作原理,以SJA1000为模型,提出基于SOPC技术的CAN总线控制器的设计方案,并完成SJA1000IP核的设计;完成了在Altera的CycloneIII型FPGA芯片上集成微处理器核、SJA1000IP核、数据RAM、程序ROM为一体的完整CAN总线通信系统的设计。实验结果验证了SJA1000IP核设计方案的合理性。     

基于NiosⅡ的USB接口模块设计

Nios Ⅱ是Altera公司推出的第二代IP软核处理器,它与其他IP核构成了SOPC系统的主要部分。用户可以通过自定义逻辑的方法在SOPC设计中添加自己开发的IP核。这种用户自定义逻辑具有灵活高效等特性,充分体现了SOPC设计的优越性。本文简要介绍了Nios II设计架构,然后通过一个USB控制器的接口模块设计实例,详细介绍了Nios II设计中用户自定义逻辑的实现方法和效果,同时给出了对USB控制器SL811HS的底层读写函数。     

Avalon总线的音频编解码控制器IP核设计

介绍了基于Avalon总线的WM8731音频编解码控制器IP核的设计,包括音频数据访问接口模块和Avalon-MM接口模块等,并利用SOPC技术将其封装成可重用的IP核.自定义IP核的使用,有效降低了该芯片的开发难度,同时也使系统易于扩展和升级,具有较高的灵活性.在Quartus Ⅱ和ModelSim下使用VHDL语言完成了控制器的设计、仿真以及Nios Ⅱ系统的构建,并通过SignalTap Ⅱ逻辑分析仪进行了硬件测试.仿真和测试结果表明,该控制器满足WM8731各项时序要求.     

基于SOPC的视频车辆检测技术研究

在智能交通领域,车辆的违章检测是重要的技术.而视频检测算法基本上都是基于PC平台的软件检测,无论是从稳定性和价格等都是不可取的.结合最新的SOPC技术,提出了一种基于SOPC的视频检测技术.以Nios Ⅱ软核处理器和外设IP核为硬件平台,结合A/D和D/A视频接口,以μC/OS为操作系统,实现了视频检测的硬件与软件结合的嵌入式检测技术,从而摆脱了PC的限制.最后通过具体的工程验证了设计的有效性,该方法具有高达82%的检测率,从而在智能交通领域发展有很好的市场前景.     

面向SOPC的异构IP快速集成

设计并实现了一个片上可编程系统（SOPC）设计工具ESIGE，它通过开放式的结构对不同来源的异构软核IP进行封装，对SOPC设计人员屏蔽了IP的复杂性．不同实现方式和不同总线接口的IP可以混合使用．ESIGE通过层次化的集成和灵活的IP互连方式支持复杂的IP互连结构，利用虚拟设计和自动化的IP集成显著地降低了SOPC设计的工作量．