集成运算放大器的使用和简易测试

集成运算放大器(简称集成运放)是模拟集成电路的一种,但是由于其技术性能具有强有力的通用性,而成为模拟集成电路中最重要的和应用最广的一种集成电路.原先,运算放大器是指高增益的带有电压负反馈的放大器,主要用于模拟计算机中执行各种线性和非线性运算功能.由于集成技术的发展,运算放大器实现了集成化.目前,一般集成运算放大器,是指高增益直流放大器,它已成为广泛应用的一种通用放大器器件. 本文将叙述使用集成运放的注意事项和集成运放特性参数的简便测试方法.     

一种提高放大器增益和带宽的设计技术分析

运算放大器是信号处理中的基础模块,是高性能混合信号数据转换器、片上系统(SoC)等的重要组成部分。低功耗和高性能的基础电路模块成为系统发展的瓶颈,因此对增益和带宽增强型运算放大器的研究成为业界关注的焦点。为了研究运算放大器增益和带宽优化设计技术,实现低功耗高性能的解决方案,对电流重用技术的产生背景和技术演进作了较为详细的分析,体现了在技术进步过程中对结构的优化和改进,对高性能系统集成设计具有重要的参考意义。     

集成运算放大器构成交流放大电路的分析和设计

用集成运算放大器构成的交流放大电路具有线路简单、免调试、故障率低等优点。文章全面介绍集成运算放大器构成的各种交流放大电路,详细分析和充分论述电路的组成、工作原理、以及电压增益、输入电阻等参数的计算;说明运放交流放大电路的设计,这有助于合理设计和使用集成运算放大器构成的交流放大电路。     

高速单片集成运算放大器

本文列出了最新高速单片运算放大器典型样品的电性能参数。利用新型的工艺和电流反馈的设计方法,制造出了低成本和高性能的单片集成运算放大器。描述了低压工艺、高压工艺和互补工艺等对单片集成运算放大器性能的影响。对电流反馈设计技术的优点和缺点进行了比较,并指出了在集成运放应用中应注意的问题。     

一种采用增益增强方法的CMOS全差分运算放大器

设计了一种全差分、增益增强CMOS运算放大器。该放大器由三个折叠式共源共栅运算放大器组成，可用于12位40MHz采样频率的流水线A／D转换器。详细分析了折叠式共源共栅运算放大器中由增加增益增强电路产生的零极点对。该放大器在0.35μm CMOS工艺中开环增益为112dB，单位增益带宽为494MHz。     

CMOS运算放大器失调电压消除设计

基于直流对称偏置技术、版图的对称布局布线和先进的CMOS工艺技术。文中设计了一种低失调电压的高性能运算放大器。测试结果表明,在负载电容100 pF和电阻10 kΩ的情况下,最大失调电压＜2 mV;开环增益为98 dB;单位增益带宽达到10.4 MHz;相位裕度为55°;电源抑制比为-87 dB。该电路可广泛用于高性能数模混合电路、高性能模拟、计算、控制等系统中。     

二十四所射频及模拟放大器集成电路发展历程与展望

回顾了二十四所射频及模拟放大器集成电路专业方向的发展历程，并对未来发展进行了展望。按不同历史阶段，介绍了二十四所在集成运算放大器／比较器、中频／视频线性／非线性放大器、MMIC、集成射频放大器等产品类别所取得的主要成就；并对高性能模拟放大器IC技术的发展进行了讨论。     

一种新颖的OTA结构的数模转换器

介绍了一种新颖结构的数模转换器，此转换器的设计核心是采用跨导运算技术，由CMOS运算跨导放大器（OTA）构成。此D／A转换器以模拟电流作为主要信号变量，以跨导运算放大器取代电压运算放大器，以基于OTA的有源元件取代部分无源元件，通过改变OTA的偏置电流，从而改变其互导增益gm和电压放大器增益Au，更适合于IC的集成。采用9个OTA构成一个8位的加法电路，8个OTA的互导增益gm对应8位的数字信号，8个MOS管作为开关运用由8位的数字信号控制，从而实现数字信号到模拟信号的转换。     

CMOS可变增益放大器设计概述

可变增益放大器是模拟单元电路之一,起着变化增益、调整信号动态范围、稳定信号功率的作用.文章综述了CMOS集成可变增益放大器的研究情况;给出了可变增益放大器的定义、应用、分类和主要指标,描述了多种开环和闭环放大器的结构,分析了相应的增益控制方法及其优缺点;说明了在CMOS工艺下实现放大器增益按指数变化的几种途径.最后,介绍了用于无线数字通信,具有宽带、高线性、低电源电压等高性能可变增益放大器的设计实例.     

全差分增益提高运算放大器的分析与设计

通过增益提高技术,一个全差分增益提高套筒式共源共栅运算放大器被提出和设计。该运算放大器得主运算放大器是由全差分套筒式共源共栅放大器构成,并带有一个开关电容共模反馈电路。而增益提高放大器是由全差分析叠式共源共栅放大器构成,它的共模反馈电路是连续时间反馈电路。该运算放大器采用中芯国际0．35μmixed-signal CMOS工艺设计,运算放大器的直流增益可达到129dB,而单位增益频率为161MHz。     

一种采用增益增强技术的全差分运放设计和实现

设计了一种采用增益增强技术并带有共模反馈的全差分运算放大器.该运算放大器主要由三个折叠式共源共栅结构的运放、一个偏置电路和一个共模反馈电路组成.运算放大器采用chartered 0.35 μm CMOS工艺实现,仿真结果表明运放开环增益为106.8 dB,单位增益带宽为58 MHz,相位裕度为79°(负载Cload=1 pF).对流片运放进行测试和分析,运算放大器测试指标和仿真指标基本接近,较好达到预先的设计要求.     

集成运放制造技术的新进展

集成运算放大器是模拟集成电路（IC）最早发展的一个分支。需求的牵引和技术驱动是模拟IC技术发展的两个轮子。一方面卫星通信、红外制导、高保真音响、精密仪表等领域对半导体器件包括运算放大器的性能提出了更高的要求；另一方面工艺技术的进步也为进一步提高运算放大器的性能提供了保障。几十年来，运算放大器性能的提高王要表现在以下10个方面上：高增益；高输入阻抗；高精度；高速度；低功耗；低噪声；低漂移；高电压；宽频带；大功率。要将这10个方面性能提高集中于一个运算放大器里是非常困难的。原因是这10个方面的要求有的在设计…     

一种折叠共源共栅运算放大器的设计

折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标,这一点在传统的两级运算放大器中是不可能的。特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有很用的。这种灵活性允许在CMOS工艺中发展高性能无缓冲运算放大器。目前,这样的放大器已被广泛用于无线电通信的集成电路中。介绍了一种折叠共源共栅的运算放大器,采用TSMC 0.18混合信号双阱CMOS工艺库,用HSpice W 2005.03进行设计仿真,最后与设计指标进行比较。     

重视音质设计的MUSES运算放大器（上）

大家知道,当初运算放大器（OP）是作为模拟电子计算机的运算电路使用的,其用途仅限于直流放大器。后来出现了集成（IC）化的单片运算放大器,具有很高的直流增益、很低的漂移,体积小,成本又低,不仅能用于直流放大,还能用于交流放大。     

一种高增益全差分运算放大器的分析与设计

采用增益提高技术,设计了一种高增益全差分运算放大器,其主运放和两个辅助运放均为全差分折叠式共源共栅结构,并带有连续时间共模反馈电路。详细地分析了由增益增强结构为此运放带来的零极点对。该运算放大器采用TSMC 0.18 μm CMOS工艺设计,开环直流增益可达138 dB,单位增益带宽为252 MHz。     

一种用于开关电容电路的高性能运算放大器

设计了一种高性能BCMOS全差分运算放大器.该运放采用复用型折叠式共源共栅结构、开关电容共模反馈以及增益增强技术,在相同功耗和负载电容条件下,与传统CM0S增益增强型运算放大器相比,具有高单位增益带宽、高摆率及相位裕度改善的特点.在Cadence环境下,基于Jazz 0.35μm BiCMOS标准工艺模型,对电路进行Spectre仿真.在5 V电源电压下,驱动6pF 负载时,获得开环增益为115.3 dB、单位增益带宽为161.7 MHz、开环相位裕度为77.3°、摆率为327.0 V/μm、直流功耗(电流)为1.5 mA.     

一种高性能CMOS运算放大器的设计

采用Chartered0.35μm工艺,设计了一种开环增益为84dB,-3dB带宽达12kHz,转换速率为400V/μs,相位裕度为60°的高性能运算放大器。其中,通过两级放大器级联的套筒式运放结构的设计,解决了高增益和大输出摆幅的需要;同时,采用带隙电流源作偏置电路,保证了运算放大器的设计精度。     

一种0.6μm SOI抗辐照运算放大器的版图设计

根据电路设计要求,对有特殊要求的器件,合理运用相关版图设计技术.针对器件的不同辐照效应,采用相应的抗辐射版图设计措施.流片测试结果显示,运算放大器的增益和输入失调电压等均达到设计要求.电路具有抗单粒子闩锁能力,抗总剂量大于3 kGy(Si).实现了一种抗辐照高性能运算放大器的版图设计.     

运算放大器在电视技术中的应用

近年来,随着集成芯片IC制造工艺的发展和电路结构的更新,高性能运算放大器得到迅速发展（例如：美国模拟器件公司ADI先后采用BIFET,CB和XFCB制造工艺,极大地提高厂高速运放的性能;电流反馈运算放大器输人级采用时极跟随电路代替了传统的电压反馈运算放大器中的长尾对管电路,大大提高了输入级的转换速率）,使得运放在电视技术。通信技术、多媒体技术、精密测量、精密控制以及一般的电子电路设计等领域得到了非常广泛的应用。不同类型运算放大器的性能差别较大,例如：电路结构。封装形式、电路技术、输入特性、输出特性、工作…     

用于高速高分辨率ADC的CMOS全差分运算放大器的设计

高性能全差分折叠式共源共栅型跨导运算放大器采用 12 位精度,60 MHz采样速率的模数转换器芯片,采用0.35μm CMOS工艺,工作在3.3 V电源电压下。电路模拟结果表明,基于其独特的增益倍增结构,该运算放大器直流增益达到94.4 dB,驱动2 pF负载时,相位裕度为62°,单位增益带宽达到260 MHz,电路功耗为27 mW。