一种跨阻放大器的设计

文章提出了一种基于调节型共源共栅电路结构（RGC）的跨阻放大器,采用0.5μm的标准互补型金属氧化物半导体（CMOS）工艺进行设计,仿真。测试结果表明,该电路具有69.93dB的跨阻增益,830MHz的-3dB带宽。在输入电流为1μA时,其输出电压的动态摆幅达到4.5mV,在5V电源电压下功耗仅为63.16mW。     

10Gb/s光接收机跨阻前置放大器芯片设计研究

采用0.18 μm BiCMOS工艺设计并实现了一种高增益、低噪声、宽带宽以及大输入动态范围的光接收机跨阻前置放大器.在寄生电容为250 fF的情况下,采用全集成的四级放大电路,合理实现了上述各项参数指标间的折中.测试结果表明:放大器单端跨阻增益为73 dB,-3 dB带宽为7.6 GHz,灵敏度低至-20.44 dBm,功耗为74 mW,最大差分输出电压为200 mV,最大输入饱和光电流峰-峰值为1 mA,等效输入噪声为17.1 pA/√Hz,芯片面积为800 μ.m×950μm.     

一种高增益、大带宽跨阻放大器的设计

作为激光近炸引信中探测与目标识别核心元件的光电探测器,其性能取决于光电二极管和相应的放大电路。针对引信、制导应用对光电探测器的要求,提出一种新型高增益、大带宽跨阻放大器设计。该跨阻放大器由两级放大电路构成,第一级由两个对称的RGC（Regulated Cascode）结构组成,消除光电二极管漏电流对直流工作点影响,隔离光电二极管寄生电容提升工作带宽;第二级放大电路由三个级联的电流复用反相放大器构成,是跨阻放大器的主要增益级;最后以射级跟随器输出,为后续系统提供足够的电压摆幅。 该电路基于SMIC 0.35μm 标准CMOS工艺设计,仿真结果表明：跨阻增益为110.2dBΩ,带宽为46.7MHz,40MHz处的等效输入噪声电流谱密度低至1.09pA/ ,带宽内等效输出噪声电压为5.37mV。测试结果表明,跨阻放大器增益约为109.3 dBΩ,输出电压信号上升时间约为7.8ns,等效输出噪声电压大小为6.03mV,功耗约为10mW,对应芯片面积为1560×810μm2。 关键字：跨阻放大器、高增益、大带宽、RGC、反相放大器     

一种应用于CMUT的高增益低噪声跨阻放大器

设计了一种应用于微电容超声换能器(CMUT)的高增益、低噪声跨阻放大器。采用调节型共源共栅结构作为跨阻放大器的输入级,实现了低输入阻抗、宽频带,有效隔离了CMUT的静态电容和输入寄生电容对带宽的影响。输出级采用两级反相放大器,实现了高增益,提高了带负载能力。基于GF 0.18 μm CMOS工艺,电路采用Cadence Spectre软件进行仿真。结果表明,低频跨阻增益为115.5 dB·Ω,单位增益频率为1.65 GHz,-3 dB带宽为10 MHz,等效输入电流噪声为1.1 pA·Hz-1/2@1 MHz,能满足CMUT工作频率200 kHz~2 MHz的带宽要求和微弱电流信号的检测要求。该电路采用正负3.3 V供电,功耗为98 mW,芯片尺寸为145 μm×115 μm。     

一种光接收机中的高增益宽动态范围跨阻放大器

As the front-end preamplifiers in optical receivers, transimpedance amplifiers （TIAs） are commonly required to have a high gain and low input noise to amplify the weak and susceptible input signal. At the same time, the TIAs should possess a wide dynamic range （DR） to prevent the circuit from becoming saturated by high input currents. Based on the above, this paper presents a CMOS transimpedance amplifier with high gain and a wide DR for 2.5 Gbit/s communications. The TIA proposed consists of a three-stage cascade pull push inverter, an automatic gain control circuit, and a shunt transistor controlled by the resistive divider. The inductive-series peaking technique is used to further extend the bandwidth. The TIA proposed displays a maximum transimpedance gain of 88.3 dBΩ with the -3 dB bandwidth of 1.8 GHz, exhibits an input current dynamic range from 100 nA to 10 mA. The output voltage noise is less than 48.23 nV/√Hz within the -3 dB bandwidth. The circuit is fabricated using an SMIC 0.18 μm 1P6M RFCMOS process and dissipates a dc power of 9.4 mW with 1.8 V supply voltage.     

一种低噪声高增益CMOS跨阻放大器

提出了一种低噪声高增益CMOS跨阻放大器(TIA),用于检测SEM成像产生的微弱信号。该TIA采用列线图解法进行设计,采用0.18 μm CMOS工艺进行制作。该TIA集成了一个具有10 pF结电容的光电二极管。该TIA的跨阻增益达107.3 dB,带宽为12.5 MHz,输入参考噪声为3.54×10-12A·Hz-1/2,信噪比为8。     

0.18μm CMOS可编程增益放大器

介绍了一种基于0.18μm CMOS工艺,应用于5 GHz无线局域网(WLAN)的可编程增益放大器(PGA)。该PGA采用分级可选放大器的系统结构,核心电路由交叉耦合的共源共栅放大器和电流反馈放大器组成。为消除工艺角偏差对增益精度的影响,设计中加入了增益微调的机制。后仿真结果表明:PGA电压增益可在0 dB到41 dB之间以1 dB步长变化,双端输出的电压摆幅为1 Vp-p,并具有大于10 MHz的-3 dB带宽和小于21.1 mW的静态功耗。     

跨阻放大器的带宽扩展技术

提出了一种针对CMOS跨阻放大器的带宽扩展技术.基于此技术,采用应用于0.18μm 1.8V CMOS工艺,设计了一个RGC结构的跨阻放大器.仿真结果表明,该放大器具有66dB的跨阻增益,4.49GHz的带宽,输入等效噪声电流平均值为11.5pA/(Hz)～(1/2),该电路的功耗仅为15.4mW.     

一种高增益低噪声滤波放大器的设计

介绍一种增益高达90dB的低噪声滤波放大器的电路设计及其版图设计实现。     

一种高增益低噪声滤波放大器的设计

介绍一种增益高达90dB的低噪声滤波放大器的电路设计及其版图设计实现。     

基于CMOS工艺的一种低功耗高增益低噪声放大器

采用0.18μm CMOS工艺,两级共源结构实现了低功耗高增益的低噪声放大器设计。共源结构的级联采用电流共享技术,从而达到低功耗的目的。电路的输入端采用源极电感负反馈实现50Ω阻抗匹配,同时两级共源电路之间通过串联谐振相级联。该LNA工作在5.2 GHz,1.8 V电源电压,能提供20 dB的增益(S21为20 dB),而噪声系数为1.9 dB,输入匹配较好,S11为-32 dB。     

C波段高增益低噪声放大器单片电路设计

主要介绍了C波段高增益低噪声单片放大器的设计方法和电路研制结果。电路设计基于Agilent ADS微波设计环境,采用GaAs PHEMT工艺技术实现。为了消除C波段低噪声放大器设计中在低频端产生的振荡,提出了在第三级PHEMT管的栅极和地之间放置RLC并联再串联电阻吸收网络的方法,降低了带外低频端的高增益,从而消除了多级级联低噪声放大器电路中由于低频端增益过高产生的振荡。通过电路设计与版图电磁验证相结合的方法,使本产品一次设计成功。本单片采用三级放大,工作频率为5～6GHz,噪声系数小于1.15dB,增益大于40dB,输入输出驻波比小于1.4∶1,增益平坦度ΔGp≤±0.2dB,1dB压缩点P-1≥10dBm,直流电流小于90mA。     

高低增益双通路射频低噪声放大器的设计

介绍了一种应用于VHF频段跳频通信系统接收机的低噪声放大器（LNA）。根据跳频通信系统抗扰要求高,适应能力强的特殊要求,确定具有高、低增益双通路的设计方案,而后对LNA电路进行稳定性分析;并使用Agilent公司的ADS软件对基于U310场效应管和2N5031晶体管的LNA电路进行仿真设计;最后在仿真的基础上,设计出LNA的电路实物,测试结果表明,该LNA电路增益为：高增益＞20dB、低增益＞8dB,噪声系数＜3dB,带内纹波＜1.5dB,工作稳定并有一定裕量。     

全单片高增益低噪声放大器

单片低噪声放大器由于体积小、重量轻、可靠性高 ,已广泛地用于卫星通信和电子系统。放大器的噪声和功率增益是接收机灵敏度的决定因素 ,因此在设计放大器时 ,首先要考虑这两个指标。但由于条件限制 ,工艺的偏差和元器件模型的不准确给设计和制造全单片低噪声放大器带来了困难。针对这些问题 ,采取了一些措施。电路设计前进行了大量准备 ,如小信号模型的建立 ,S参数和噪声参数的提取等。电路设计中针对 Ga As Foundry的实际情况 ,运用了 CAD技术 ,研制出了全单片高增益低噪声放大器。放大器由 4级级联而成 ,所有电路元器件 (包括直流偏置…     

2.4GHz可变增益CMOS跨阻放大器设计

设计了一种2.4 GHz低功耗可变增益跨阻放大器.该放大器为两级放大结构,主要应用于电流模式发射机后端的电流-电压信号转换及放大.第一级放大使用电流复用结构,第二级放大使用共源共栅差分结构.通过控制第一级的跨阻式反馈电阻的大小及第二级偏置电压的大小,在基本不影响输入、输出匹配的情况下,可以得到连续15 dB的增益变化范围.在2.4 GHz及高增益模式下,增益可达18.27 dB,噪声仅为1.061 dB,功耗也仅为6.38 mW.     

用于5.8G网络的高增益低噪声放大器设计

设计了一款适用于5.8G网络的高增益低噪声放大器,采用两级低噪声放大器级联的形式提高放大器的增益参数,进行了放大器输入端、输出端和级间阻抗匹配。采用ATF-551M4作为核心器件,使用ADS软件实现放大器直流偏置电路设计、稳定性设计及阻抗匹配电路设计,并且进行了两级低噪声放大器的联合仿真以及PCB版图设计。测试结果表明在5.725～5.825 GHz的工作频率范围内,低噪声放大器的噪声系数小于1.1 dB,增益大于20 dB,输入输出回波损耗小于-10 dB。     

一种SiGe D波段高增益低噪声放大器

基于IHP 0.13 μm SiGe BiCMOS工艺,设计了一种工作于D波段的高增益低噪声放大器。该放大器由两级Cascode 结构和一级共发射极结构组成。利用发射极退化电感来同时实现噪声抑制和功率匹配,利用微带线进行输入输出匹配和级间匹配,采用增益提升技术来提高前两级Cascode结构的增益。仿真结果表明,该放大器在中心频率140 GHz处实现了32 dB的增益,在125~148 GHz范围内均达到30 dB以上的增益,在相同频率范围内实现了小于6 dB的噪声系数,直流功耗仅为26 mW,芯片尺寸为610 μm×340 μm。该放大器具有低噪声和高增益的特点。     

短波低噪声大动态放大器的设计与实现

短波频段信号密集,并且强度差别巨大,在通信侦察天线系统中,为适应该频段复杂的电磁环境,对天线共用器的噪声系数和线性度等指标提出了严格的要求。利用大功率的MOSFET晶体管,采用平衡放大结构,并通过计算机仿真软件优化设计,实现了一个1.5~30MHz全频段的低噪声、大动态的短波放大器。