采用可复位延迟链形成无谐波、快速锁定的延迟锁相环

为提高锁定速度,一种带单步复位（RES）延迟链的全数位延迟锁相环（ADDLL）得以发展。随着新的可复位技术的发展,DLL快速锁定和无谐波的特点逐渐显现。主要在常见的DLL电路中加入可复位延迟链,采用SI MC 180 nmCOMS工艺,并采用Synopsys的HSI M仿真器对电路进行仿真。仿真结果显示,改进的DLL工作频率范围可达50～250 MHz,锁定时间明显减小,且无谐波信号。     

GPS中使用扩展卡尔曼滤波器改进的延迟锁定环

延迟锁定环是GPS接收机中实现PN码的捕获和跟踪的重要部分,对系统的性能有着重要的影响。该文首先讨论了经典的延迟锁定环的组成和原理,接着介绍了卡尔曼滤波器以及为了应用于非线性系统的扩展卡尔曼滤波器,最后提出了用扩展的卡尔曼滤波器对传统的延迟锁定环的改进。     

DSSS接收机中一种延迟锁定环的设计与实现

延迟锁定环（DLL）是扩频接收机中实现PN码捕获和跟踪的一个重要部分，本文介绍了一种基于farrow结构的内插滤波器的延迟锁定环，并进行了数字化实现。通过MATLAB仿真，表明这种延迟锁定环可以比较好的解决PN码同步问题，并FPGA上实现了该算法，使数字解调的硬件实现具有很好的移植性和灵活性。     

延迟锁定环(DLL)及其应用

DLL可以产生精确的延迟效果而不受环境和工艺条件的影响 ,因而常用来生成稳定的延迟或多相位的时钟信号。文中介绍了延迟锁相环的结构 ,设计了 CMOS工艺 DLL具体电路 ,着重分析了新型的伪差分结构延迟单元 ,它可使设计简单而且单位延迟时间的选择更加灵活。文中还对 DLL在高速以太网发送电路中的应用作了具体的设计和仿真 ,运用 DLL使发送数据的上升、下降时间精确地控制在 4ns± 1 ns的范围内     

基于延迟锁定环技术的数字脉宽调制器的设计与实现

介绍了一种新型的基于数字延迟锁定环DLL(Delay Lock Loop)技术的混合数字脉宽调制器DPWM(Digital Pulse Width Modulator)结构,该结构用可编程延迟单元PDU(Programmable Delay Unit)构成延迟线,通过DLL调节算法,动态地调整PDU的延迟时间,从而消除了延迟线的延迟时间受工艺、温度、工作电压的影响,提高了PWM的调节线性度,适用于数字控制开关式电源SMPS(Switched-Mode Power Supply),可以大幅度的提升系统的性能。同时,此种结构的DPWM适合FPGA验证和流片实现。采用CMOS 0.18μm工艺对所提出的结构进行了设计与实现,DPWM占用面积0.045 7 mm2,芯片测试结果非常好,可以进行工程应用。     

带有块锁定保护的闪速存储器

Ｘｉｃｏｒ公司生产的闪速存储器Ｘ２４Ｆ０６４／０３２／０１６可小扇区擦写并可进行块锁定，同时具有软硬件方式保护功能，本文介绍了它们的工作原理、读写操作方法及片内可编程保护寄存器实现块锁定、软硬件写保护功能的编程方法。     

高速率外差式延迟锁定环及其多普勒捕获跟踪性能

分析了高速率外差式延迟锁定环的构成，环路模型、存在多普勒频移的捕获和跟踪性能，介绍了其电路设计和实验结果。     

一种与本底噪声无关的延迟锁定环鉴别器北大核心CSCD

基于代数方法和PN码相关函数几何图形分析,提出一种与本底噪声完全无关的延迟锁定环鉴别器D NELE_FN,彻底解决了传统延迟锁定环鉴别器与本底噪声有关的问题。D NELE_FN鉴别器无需增加硬件和计算量,对消了环路本底噪声,充分利用了包络P的信噪比比包络E和包络L信噪比高的特性,提高了码环路的跟踪测量精度,进而提高了GNSS接收机的定位精度;同时,有助于GNSS接收机更抗差地跟踪弱信号。     

扬声器的无源保护

扬声器的无源保护分为两类，一类是“断路保护”方式，另一类是“限流保护”方式，２ＰＴＣ元件的扬声器保护电路是属于“限流保护”方式。     

用于时钟恢复电路的低抖动可变延迟线锁相环电路

文中给出了一个基于压控可变延迟线的电荷泵锁相环电路的设计,用于时钟恢复电路中采样时钟沿的定位,它的工作不受环境和工艺的影响,保证了采集数据的准确性。应用于延迟线中的改进的延迟单元有效地减小了相位抖动,环路滤波电路的设计避免了电荷重新分配引入的影响。电路采用0.35umTSMC的MOS工艺,在3.3V的低电压下工作,模拟得到在最坏情况下,单个延迟模块的相位抖动为20ps,输出静态相位误差仅45ps。     

基于防错锁控制结构的延迟锁相环设计

本文提出了一种防错锁控制结构,有效的解决了延迟锁相环教学和实践过程中出现的死锁定或谐波锁定等问题。基于0.18 μm CMOS工艺,完成了电路设计、版图设计以及后仿真。后仿真结果表明,在理想的时钟驱动下, 延迟锁相环在能准确锁定,确定性抖动为3.82 ps,自身随机性抖动为2 ps,可提供低抖动多相位的时钟。本文有助于学生理解掌握延迟锁相环精度和速度等设计要点,具有一定的教学指导意义。     

延迟锁定环路的大步进快速捕获

本文提出一种新的延迟锁定环路的大步进快速捕获方法，主要解决目前尚未很好解决的低信噪比长序列伪随机码的快速捕获问题。文中讨论了在步进快速捕捕获延迟锁定环路的原理与实现，分析了这种环路的平均捕获时间，解扩相关器的输出成分及大步进搜索时的虚警与检测概率。     

转镜式激光照排机中的锁相电路

激光照排机是一种光机电相结合的产品 ,是计算机—激光编辑排版系统中的关键输出设备 ,由它输出的胶片的质量直接影响着印刷质量的好坏。而激光照排机中的锁相电路又是激光照排机电路部分的关键 ,成功锁相是实现照排机各项同步的基础。本文对转镜式激光照排机中的一种锁相电路进行讨论     

基于延迟锁相环的到达时间估计算法

超宽带脉冲信号具有高时间分辨能力,能达到厘米级的定位精度。目前,脉冲超宽带测距定位系统中普遍采用基于能量检测的非相关到达时间(TOA)估计算法的性能通常受限于阈值门限和估计偏差。该文在原先锁相环方案基础之上引入延时迟支路和衰减因子,提出了一种易于实现的基于延迟锁相环的TOA估计算法。通过在迟支路中设置不同的衰减因子,仿真结果表明,在IEEE802.15.4a4种信道模型CM1~CM4中,新算法均能有效提升测距定位精度,即缩短了首达路径与锁相环稳态锁定点之间的时差,其估计偏差最低可降至原有方案的1/10。     

用于图像传感器的自调节加速补偿锁相环设计

设计了一款用于高速图像传感器的可自调节、加速补偿CMOS电荷泵锁相环电路,通过在传统锁相环电路拓扑中,附加"双模式"逻辑时控的、低功耗加速充电补偿模块,实现了锁定时间与功耗的双重优化.基于180 nm/1.8 V CMOS工艺完成锁相环的电路设计和性能仿真,结果表明,基于所提出的加速补偿方案,改进后的锁相环可有效满足图像传感器对低功耗、高速、高频和低噪声输出特性的需求.在输入频率为1 GHz的参考信号时,压控振荡器可达到0.55～2.82 GHz,即2.27 GHz的频率范围,相位噪声为-98.149 dBc/Hz@1 MHz,锁定时间缩短至5.2μs,整体功耗仅为1.98 mW,同时输出的抖动噪声可低至2.81 μV/√Hz@1 MHz,多个性能指标优于所对比的同类锁相环电路.     

一种数控用开关电源保护电路的分析与设计

开关电源的可靠性直接影响到电子产品系统的可靠性。文中从相关数控系统开关电源的各种保护电路着手,分析设计了数控开关电源的软启动电路,过压保护、过流保护、欠压保护等电路的工作原理和具体设计方法,解决了数控开关电源的工作可靠性问题,为数控系统的批量生产提供了保障。     

动态计算逻辑电路的延时

本文以电容线性延时模型为基础，通过分析逻辑电路在综合及布图阶段的延时计算方式，提出了一种在工艺映射与布局合算法中动态估计电路延时的方法，并给出实验结果。     

Logistic混沌序列性能分析及应用仿真

首先通过和m序列的比较，分析了Logistic-Map混沌序列的部分自相关特性和互相关特性，作了相应的实验数据分析，并通过Logistic—Map混沌序列在直扩系统中的应用仿真表明了混沌序列具有较理想的相关特性，是DS／CDMA系统中扩频码的优选码型。