高性能多处理机系统总线设计技术

随着过程控制以及科学技术的不断发展和进步,逐渐开始研究和重视高性能计算机的应用,出现很多大规模集成电路,为发展高性能设备提供了相应的可靠性,尤其是一些微型计算机和微型处理器的发展,逐渐形成多处理机系统。利用总线技术来分析多处理机系统,具有很大的优点,也成为未来发展的必然趋势。文章主要分析了高性能多处理机系统总线设计技术。     

基于共享总线的SAR实时成像系统研究

合成孔径雷达成像已经成为雷达的发展趋势,要实现雷达实时成像,就要满足雷达信号处理过程中大数据通信带宽和大运算量的要求.本文中系统运算核心是一个由四片数字信号处理器组成的共享总线式并行处理模块,对频域补偿弯曲的RD算法,实现了实时SAR成像,并通过令牌环的形式解决了共享总线中多处理器间的总线冲突问题.     

PCI总线数据输出板驱动程序的开发

PCI（Perip heral Component Interconnect）是一种先进的高性能32／64位局部总线，支持线性突发传输，数据最火传输率可达132MB／s。同时，PCI总线存取延误小，采用总线主控和同步操作，不受处理器限制，具有自动配置功能，非常适合于高速外设。所以，它正迅速取代原先的ISA总线成为微型计算机系统的主流总线。     

Rapid IO——成就高速互连之美

在过去的30多年时间内,处理器的主频和性能呈现指数上升的趋势,而与之相对应的处理器总线传送能力的增长却相对缓慢的多,这就导致了由时钟频率表征的CPU的性能和由总线频率表征的CPU可用的总线带宽之间的差距不断在变大,互连总线成为高速运算和处理系统的瓶颈.     

基于PCIe总线的DMA控制器设计实现

随着信息技术的发展,为了满足人们对信息质量的要求,音视频分辨率急剧增加,导致了信息的数据率增加巨大。PCIe总线接口在计算机架构中的使用可以满足计算机系统的高速率数据传输,已成为处理器与外设交互的主要方式。文中主要研究基于PCIe总线接口的DMA控制器设计,并提出一种高速传输的硬件设计方案,以解决PC机之间数据通信速率的瓶颈。     

DSP互连技术的发展

近几年,随着半导体技术的发展,DSP(数字信号处理器)的处理能力已经有了大幅度的提高,但是仅仅提高单DSP的性能仍然很难满足日益增长的实际应用需求,所以多处理器构成的DSP系统已经成为研究热点。而在多DSP系统中,DSP间的通讯带宽已经成为系统性能的瓶颈,所以我们有必要对DSP互连技术的现状及其发展趋势做详细深入的研究。并行总线方式的终结传统的DSP互连大都采用标准并行总线方式,如VME、PCI、CPCI、PCI-X等等。从图1可以看出, 这种方式采用一组导线将多个功能模块挂接在一起,实现一种big pipe(宽管道)的数据传输模式。由于…     

多核处理器核间高速通讯架构的研究

多核处理器使得并行系统的结构日益复杂,已经成为处理器的主流,并发展成为各种通信与媒体应用的主流处理平台.通讯结构是多核系统中的核心技术之一,核间通信的效率是影响多核处理器性能的重要指标.目前有三种主要的通讯架构:总线系统结构、交叉开关网络和片上网络.总线结构设计相对方便、硬件消耗较少、成本较低,交叉开关是适用于构建大容...     

基于RISC-V处理器的TileLink与AXI4总线桥设计与实现

RISC-V是近年提出的一种开源精简指令集架构,TileLink总线是专为RISC-V处理器设计的片上总线.为使RISC-V处理器灵活适配更多已有的AXI4 IP资源,提出一种高效率TileLink与AXI4总线桥设计方案,其中由一系列功能子模块匹配总线间数据传输方式的差异,以流水线传输形式实现数据跨协议的传输,增加总...     

桥接控制器实现与PXA处理器之间的HDD和PCI连接

基于超低功耗Eclipse Ⅱ技术的桥接控制器集成了IDE和PCI控制器，使PXA处理器可以与IDE微型硬盘和PCI设备进行互连。控制器的嵌入式PCI控制器支持两个外部PCI部件，可通过板上的可编程逻辑扩充支持四个外部PCI部件。控制器使用PXA处理器的SDRAM总线控制功能，通过优化来降低处理器总线利用率。     

基于CPLD的机载计算机VME总线从控制器设计

VME总线为单处理器和多处理器的8位、16位、32位和64位并行传输的计算机体系建立了规范框架，成为机载计算机首选的高性能总线。简要介绍VME总线的主要特征，给出使用复杂可编程逻辑器件(CPLD)设计VME总线控制器的逻辑方法，在各类功能模块通讯接口设计中具有典型性和实用性。     

基于NUCA结构的同构单芯片多处理器

非一致Cache体系结构(NUCA)几乎已经成为未来片上大容量Cache的发展方向。本文指出同构单芯片多处理器的设计主要有多级Cache设计的数据一致性问题,核间通信问题与外部总线效率问题,我们也说明多处理器设计上的相应解决办法。最后给出单核与双核在性能、功耗的比较,以及双核处理器的布局规划图。利用双核处理器,二级Cache控制器与AXI总线控制器等IP提出一个可供设计AXI总线SoC的非一致Cache体系结构平台。     

MPC8xx的PCI总线扩展

随着微处理机、图形界面和网络设备的不断发展,人们对系统的I/O带宽不断提出了新的要求.PCI总线具有高数据传输率、支持32/64位数据传送,多总线主控和线性突发方式等特点,使得PCI总线成为目前最好的局部总线方式之一.文章介绍了如何在通信处理器MPC8xx上扩展PCI总线和PCI设备,并分析了Linux系统下的PCI设备驱动实现.     

PLX6254的非透明桥应用

随着微处理机、多媒体和网络技术的不断发展,以及当今多任务操作系统和功能丰富的应用程序产生,人们对微机系统的I/O带宽不断提出新的要求,原有的标准总线如ISA,EISA和MC已经逐渐不能满足数据高速传输的要求,成为阻塞计算机系统性能的瓶颈。PCI总线具有高数据传输率、独立于处理器、支持多个外设等独特性能,越来越受到计算机厂家和工程开发人员的青睐。目前,PCI总线是Pentium主机最常见的总线,已经成为多媒体计算机的首选。     

基于总线共享架构的片上多处理器系统性能探索

采用SystemC建立了一个基于共享总线的MPSoC仿真平台,设计了3个实验分别用于建模3种典型应用(低计算/通讯比、高计算/通讯比和非独立任务),对系统性能进行了详细的调研。实验结果显示:处理器数≤6时,总线架构MPSoC体现出很高的效率,而处理器数=16几乎达到了总线架构MPSoC适用规模的极限;计算/通讯比对性能和规模有重要影响;流水线方案能略微缓解通讯状况。建议:处理器数≤6时,推荐采用总线方案;6<处理器数≤16时,总线方案是否合适由任务计算/通讯比决定;处理器数>16时,需要采用更高级的通讯方案。     

Tensilica发布二代钻石系列处理器

Tensilica公司发布第二代钻石系列处理器，该低功耗高性能的钻石系列处理器，自推出便在可授权处理器市场上大获成功。第二代钻石系列处理器提供更多新特性，包括增加的乘法和除法运算单元、对硬件进行优化以降低30％的存储器功耗以及可选的基于AXI的AMBA总线转接桥。钻石系列标准处理器包括5款控制CPU和2款数字信号处理器（DSP）。     

一种基于MPC8270处理器的总线接口模块设计

随着嵌入式系统对数据处理能力以及多接口互联的需求不断提高,利用高性能处理器完成相关通信处理任务成为了提升系统整体性能的关键之一。本文描述了一种基于高性能处理器MPC8270的总线接口模块的设计,主要实现了实时数据传输处理及对外接口通信等功能,能够同时对多种不同类型的总线接口数据进行实时采集传输,并通过处理器进行解析处理。该模块具有处理能力强、接口丰富、集成度高、低功耗等特点,具有很高的应用价值,能满足大多数嵌入式设备的需要。     

LonWorks节点中主从处理器之间I2C接口的设计

为提高LonWorks总线的控制能力,设计了以单片机AT89S51为主的处理器、神经元芯片MC143150为从处理器的LonWorks节点,主处理器和从处理器之间的接口采用I2C通信总线,节省了神经元芯片的I/O硬件资源,同时也减小了节点的体积。LonWorks节点利用Neuron芯片中声明的I2C对象和单片机AT89S51模拟的I2C总线完成主、从处理器间的数据交换。测试证明,主从处理器采用I2C总线的节点,具有良好的通信性能。     

一种基于VPX总线的数据处理平台设计

本文提供了一种新型航电系统实时数据处理平台的设计方案。该平台基于 VPX 总线和飞思卡尔 PowerPC 双核处理器技术，采用 RapidIO 总线作为数据总线，千兆以太网作为控制总线，具有数据传输率高，运算能力强，可靠性高等优点。     

计算机与I^2C总线间的接口与编程

Ｉ＾２Ｃ总线已成为集成电路器件间数据通信的一种协议，具有简单方便，智能快 特点。本文在介绍其工作原理的基础上设计了一种计算机与Ｉ＾２Ｃ总线间的接口电路对软件编程作了说明。     

基于Xilinx MicroBlaze多核嵌入式系统的设计

MicroBlaze核是嵌入在Xilinx FPGA之中的属于32位RISC Harvard架构软处理器核。针对Xilinx MicroBlaze软处理器的核间互连,实现多处理器核之间的快速通信的目的,采用了PLB和FSL总线混连的方法,利用xps_mail-box和xps_mutex核完成核间的通信与同步,通过在Xilinx EDK平台下,将3个软处理器核嵌入到FPGA Spartan-3E芯片上的试验,开发出了一个运行在FPGA上的基于多处理器的嵌入式可编程片上系统,得出此种多核处理器混连的可行性与实用性,核间通信速度得到提升的结论。