一种适于Sigma-Delta ADC的高增益放大器的设计

设计了一种应用增益增强技术和斩波稳定技术的全差分折叠式共源共栅运算放大器。整体放大器采用了折叠式共源共栅结构,主运算放大器采用增益增强技术和开关电容共模反馈,两个辅助运算放大器采用连续时间共模反馈以实现高增益。此外,还采用了斩波稳定技术,在放大器的前后加入斩波开关,达到了滤除低频噪声的效果。在基于SMIC 55nm工艺库,电源电压3.3V下,在Cadence平台利用Spectre进行模拟仿真,仿真结果表明：等效输出噪声低频处的噪声被滤除,运算放大器的增益为116.9dB,相位裕度为72°,单位增益带宽为355MHz,能够使放大器应用于低频域,能够满足Sigma-Delta调制器对于音频频域的设计需要。     

IrDA中高增益CMOS共栅前置放大器

提出了一种应用于IrDA的高增益CMOS共栅前置放大器.与传统的共源共栅结构不同,该电路采用宽摆幅共源共栅作负载以获得高增益.从理论上对电路的可行性进行了分析,采用CSMC 0.6μm CMOS工艺的仿真结果表明该电路具有110.3dBΩ的增益,105kHz的带宽,电路功耗仅为200μW.     

ADC低电压高增益运算放大器VLSI设计

结合模／数转换器工作原理和VLSI设计方法,分析和设计了一种应用于ADC的高增益运算放大器。由于套筒式共源共栅结构电路具有增益高、功耗低、频率特性好的优点,故采用套筒式共源共栅结构来完成高增益放大器的设计。在1．8V电源电压下,运算放大器采用Chartered0．18μmCMOS工艺模型进行Cadence仿真。结果表明,该放大器的增益、带宽、相位裕度、功耗等均能达到设计要求。     

2.5 Gb/s光接收机限幅放大器

限幅放大器采用全差分结构,利用有源电感技术和可调节共源共栅结构在1.8伏电源电压下有效地扩展了带宽和提高了增益。限幅放大器在SMIC 0.18μm CMOS工艺下设计完成。增益带宽放大单元采用两级级联,降低了功耗。仿真结果表明限幅放大器具有47dB的差动增益,3GHz带宽,29mW功耗。对于从3.6mVpp到1.2Vpp较宽的输入动态范围,均可保持稳定良好的输出眼图。     

基于SOC应用的运算放大器IP核设计

基于SOC应用,采用TSMC 0.18μm CMOS工艺,设计实现了一个低电压、高增益的恒跨导轨到轨运算放大器IP核.该运放采用了一倍电流镜跨导恒定方式和新型的共栅频率补偿技术,比传统结构更加简单高效.用Hspice对整个电路进行仿真.在1.8V电源电压、10pF负载电容条件下,其直流开环增益达到103.5dB,相位裕度为60.5度,输入级跨导最大偏差低于3%.     

折叠式共源共栅放大级的增益提升方法

折叠式共源共栅结构在折叠处引进的电流源降低了输出电阻,从而使增益大幅度降低.针对这一缺陷,论文提出的设计思路是用电流镜代替折叠式,避免输出电阻的下降,扶而使增益得到提升.分析和仿真表明,改进的结构能在保持功耗、频响、芯片面积等各方面性能相同的情况下有力地提升了增益.     

一种13bit 40MS/s采样保持电路设计

设计了一个用于13bit40MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构,主运算放大器采用增益提高型折叠式共源共栅结构,以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度,采用栅压自举开关。采用电源电压为3.3V的TSMC0.18μm工艺对电路进行设计和仿真,仿真结果表明,在40MHz的采样频率下,采用保持电路的SNDR达到84.8dB,SFDR达到92dB。     

0.5umCMOS新型电流反馈放大器的分析与设计

设计了一种CMOS电流反馈运算放大器,通过在输出端采用电阻反馈,增强带负载能力,利用MOS管实现串联电阻以消除补偿电容带来的低频零点,通过高输出阻抗镜像电流镜增大了电路的增益,并用共源共栅电流源为电路提供偏置电流以减小电源电压的变化对偏置电流影响.使用BSM3 0.5um CMOS工艺参数,PSPICE模拟结果获得了与增益关系不大的带宽,电路参数为:84.2dB增益,447MHz的单位增益带宽,62度的相位裕度,138dB共模抑制比以及在Ⅳ电源电压仅产生0.7mw的功耗.     

高增益轨对轨运算放大器的设计实现

为提高运放性能和增大输入输出信号动态范围,往往采用轨对轨输入输出结构的运放。介绍了一款基于0.35umCMOS工艺设计的恒定跨导轨对轨输入/输出运算放大器,不同于传统的输入结构,该电路采用了一种改进的输入结构和CLASSAB输出结构,两级的折叠共源共栅运放,其输入和输出均能工作在轨对轨的范围内。仿真结果表明该电路在整个共模电平范围内直流增益大于90dB,输出摆幅可达到100mV~vdd-100mV,功耗仅为300uW。电路结构简单紧凑,实现了在整个共模电平范围内的高增益,可广泛应用于精密放大领域。     

适用于功率运算放大器的输入级放大电路设计

基于70 V高压双极型工艺,设计了一种适用于单片高压功率运算放大器的输入级电路。该电路采用p沟道结型场效应晶体管(JFET)组成的差分对套筒式共源共栅(differential telescopic cascode)结构,具有低偏置电流、低失调电压、低失调电流、高共模抑制比的特点。以共集-共射(CC-CE)的放大电路结构作为该输入级电路的负载,减小对输入级影响的同时能够提高电压增益。Spectre仿真结果表明,输入偏置电流仅为20 pA,失调电压为0.11 mV,失调电流为0.57 fA,连接负载后的增益可以达到89 dB,单位增益带宽达到8.13 MHz。