基于FPGA的MAX192控制器仿真设计与研究

为减轻微处理器频繁控制A/D转换器转换时序与读取A/D转换结果的负担,提出串行 A/D转换器 M AX192的FPGA控制方法。根据M AX192多通道转换时序的特点,设计基于FPGA的多通道转换控制器和 A/D转换结果寄存器阵列。由微控制器指定采样周期、采样点数、采样通道顺序和最大转换通道数等参数来控制 FPGA ,对M AX192进行转换,且每个采样通道配置1个结果寄存器组,其数量由最大采样通道数决定。仿真结果表明,基于FPGA的M AX192控制器对多通道信号连续转换时,每个通道的平均转换时间与单通道单独转换相比减少了37.5％;结果寄存器可及时存储每次转换结果,便于微处理器及时读取A/D转换结果进行后续快速数字信号处理运算,提高了数据采集系统的实时性,具有工程应用价值。     

一种基于FPGA的A/D转换控制器的实现

利用FPGA器件设计一个A/D转换控制器,按照正确的时序直接控制MAX197的工作,完成模数转换.所有这些功能都采用VHDL语言进行描述.     

基于VHDL的PCI总线数据采集卡的研究

提出了应用VHDL语言实现PCI数据采集卡的设计方法,对PCI总线主模式控制器的结构、时毙蚝蚖indows XP环境下PCI设备WDM驱动程序的开发进行了研究;在单片FPGA中实现了A/D转换器的时序控制、FIFO存储器和PCI总线接口控制器的设计.仿真结果表明,该数据采集卡符合PCI 2.2协议,具有DMA传输功能.     

基于FPGA的万能试验机控制器的研制

对现场可编程门列（FPGA）在万能试验机控制器中的应用方面作了一些探索，主要包括A/D，D/A，串口通信，光电编码器等信号的处理，以经来满足万能试验机控制器各方面性能。     

基于FPGA自主控制浮点加减控制器设计

为实现一种能够自主完成浮点数加/减运算功能的浮点数加/减运算执行控制器,提出了一种基于采用FPGA并行操作电路硬连接的浮点数加/减运算控制电路及其时序控制方法;该控制器在接收到操作数类型与参与运算的操作数后,在内部时序脉冲作用下.可以自主完成操作数的配置以及浮点数加/减法运算的功能,运算结果传输到系统数据总线;论述了该控制器的电路构成和基本原理,分析操作数类型与操作数在内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;设计完成后通过仿真测试可知,该控制器运行的最高频率可达178.317 M,从输入端口到输出端口的延时数据为:最小延时是3.185 ns,最大延时是15.336 ns,耗用的IO输入输出端口占总资源的27.92%,数据表明该控制器提高了运算器的运算速度,且能够自主完成浮点数加/减运算。     

基于ARM7与FPGA组成的可编程控制器

本文以32位嵌入式微处理器S3C44BOX(ARM7)为控制核心,以CAN为现场总线设计可编程控制器.描述了系统的工作原理及PLC主机各功能模块与嵌入式微处理器S3C44BOX的接口电路原理.采用FPGA扩展可编程控制器所需要的I/O口及A/D、D/A的扩展电路;并用另一块FPGA嵌入智能控制算法.由于系统采用了集成众多功能的嵌入式微处理器S3C44BOX,从而简化了电路的设计,提高了系统的可靠性.     

基于DDR SDRAM的高速数据采集系统的设计

采用DDR SDRAM作为被采集数据的存储体,研究了DDR SDRAM在高速数据采集系统中的应用,分析了DDR SDRAM的工作模式,给出了一种基于DDR SDRAM的高速数据采集系统的设计框图,研究了高速、大容量存储体的设计方案.结合高速数据采集系统的设计要求,重点研究了一种DDR SDRAM控制器的FPGA实现方法,简要介绍了控制器设计中各个模块的功能,最后给出了读/写控制模块对DDR SDRAM的读操作仿真时序图.     

基于FPGA的双机热备外设容错系统仿真设计

针对传统的继电保护冗余系统缺乏对敏感外设容错处理、切换速度慢等问题,提出了基于FPGA的双机热备外设容错系统。该系统由FPGA控制器、DSP控制器、双A/D模块、双继电器模块等外设组成,FPGA控制器完成双机外设模块的故障检测、双机实时切换,为DSP控制器提供A/D实时采样数据、继电器信号接口,DSP控制器对采样数据进行计算与分析,产生继电保护信号,FPGA控制器和DSP控制器通过"心跳"信号互相检测。FPGA控制器时序仿真波形表明:双机外设模块可以实现周期故障自检、双机快速切换。     

一种182路传感器数据采集电路的设计

为实现工程实践中182路传感器信号的采集,设计一种基于FPGA为核心控制器,12片模拟开关并联连接及双A/D转换器布局的多通道数据采集电路;传感器输入信号经过信号调理电路后实现阻抗变换并滤除高频干扰噪声;针对不同传感器信号的采样率建立数据编帧表,采用数据编帧表建立ROM地址查找表来实现信号通道的切换及不同信号采样率的灵活控制;在A/D采样逻辑设计中采用中采用优化时序措施来减少控制器操作时的等待时间,提高工作效率,采集后的数据上传到计算机分析;大量的实验测试已验证该电路的有效性和实用性。     

高可靠性小型固体动力运载火箭时序控制器设计

阐述了时序控制器电路原理,采用Microsemi公司的A3P250系列FPGA作为控制器,设计了一款高可靠性的时序控制器。围绕可靠性,从结构、硬件及软件设计等方面,介绍了设计方案,该时序控制器在硬件电路设计中采用了安全性设计措施,在时序测试中,能够将火工品点火回路短接,在火工品阻值测试中,能够断开点火回路确保火工品的绝对安全。在软件设计中,采用了FPGA仲裁机制,只有按照预定的测试流程,按照特定的逻辑顺序,才能完成相应的功能。在设计定时器时,采用格雷码计数器,有效地避免了计数器累加时位寄存器翻转产生的亚稳态现象。该时序控制器参加了火箭的多次飞行试验,具有相当的稳定性和可靠性。     

PCI总线目标控制器的设计与实现

比较了目前两种主流PCI目标接口的实现方式——使用CPLD／FPGA或者专用电路，分析了PCI目标控制器的接口和实现的功能，介绍了控制器的内部结构和控制逻辑以及如何对PCI主设备发起的操作做出响应。介绍了整个设计的仿真和验证，验证结果表明设计符合PCI局部总线规范。     

SAA7111A中I2C总线控制器的FPGA实现

本文详细介绍了I^2C总线的协议规范和时序要求，对视频解码芯片SAA7111A的I^2C总线控制器进行了设计。采用VHDL语言对全功能的I^2C总线控制器在FPGA内部进行了硬件IPcore实现，并给出了应用结果。     

面向分布式设备监测的嵌入式信号采集器的开发

介绍了一套面向分布机组的嵌入式信号采集器。该采集器由ARM作为中央控制器,应用FPGA对信号进行A/D采样,经MiniISA总线接口传输给ARM。此设计方案实现了对快变信号、慢变信号和开关信号数据的不间断采集和处理。     

基于FPGA的多操作位逻辑运算控制器的设计

提出了应用FPGA设计可执行多操作位逻辑运算控制器的思路,该控制器接收到逻辑运算命令与多操作位后,在内部时序脉冲作用下,可以自主完成PLC逻辑运算指令的功能,运算结果传输到系统数据总线.设计多操作位逻辑运算的PLC指令,论述了该控制器的电路构成和基本原理,分析指令在内部时序脉冲作用的执行过程并给出了流程图,应用Verilog HDL语言实现相关硬件的构建和连接,应用梯形图程序进行仿真测试.测试表明:该控制器可以自主完成每条指令的运算,实现了逻辑运算指令的执行与系统其他功能模块的并行处理,提高了PLC执行指令序列的速度.     

通用PCI目标控制器的设计与实现

在研究PCI总线规范的基础上,完成PCI目标控制器的功能描述和验证,从整体设计、数据通路和控制路径的建立上阐述对目标控制器的设计,实现了FIFO型数据接口和寄存器型数据接口,以满足通用性。使用总线功能模型完成对PCI目标控制器的功能验证,测试结果显示该模型满足功能要求,同时进行了FPGA实现,完全符合PCIv22规范要求。     

基于AMBA APB总线的Nand Flash控制器的设计

介绍了基于AMBA APB总线Nand Flash控制器的设计,首先简单介绍了Nand Flash的一些特点,然后详细介绍了Nand Flash控制器的整体框架、具体功能及其内部的数据通路。该控制器通过ModelSim进行了仿真及FPGA板级验证,结果证明能够满足Nand Flash时序要求。     

基于FPGA的航空发动机电子控制器设计技术研究

基于FPGA的并行运行、可重配置以及采用软/硬件协同设计的技术特点,提出了一种基于FPGA的片内分布式航空发动机电子控制器设计方法。重点研究了FPGA内嵌处理器选型、硬件协处理器及同步数据总线设计等3个关键技术问题。在此基础上,基于Altera FPGAEP2C35设计了控制器原理样机,并进行了硬件性能测试,结果表明该控制器设计方法在当前的技术条件下具有实施的可行性。所提出的发动机电子控制器设计方法有利于克服当前集中式电子控制器设计时存在的软件高度定制、可重用性差、并行实时任务开发难度大、开发效率低等缺     

基于FPGA的PCI目标接口控制器的设计与实现

给出了一种基于FPGA实现PCI总线目标模块接口控制器的设计方案，用时序状态机来实现总线访问操作复杂的时序。给出了PCI总线配置空间的设计以及PCI接口控制器中时序状态机的实现。模式设计在Xilinx Foundation环境下通过VHDL源程序进行仿真、逻辑综合后下载到Xilinx公司生产的两万门的FPGA-XCS20内，效果令人满意。     

视频解码芯片中DDR SDRAM控制器的设计

介绍了高速DDR SDRAM控制器没计以及在视频解码芯片系统中的应用。该设计将DDR控制单元和系统内部总线仲裁单元较好地整合成统一的控制器。根据DDR的工作原理和系统带宽要求，给出了DDR控制器关键部分在结构上和时序上的优化方案。同时还给出了FPGA原型验证的策略以及最后FPGA和ASIC的实现结果。     

一种空间相机的数据通信系统设计

在空间相机数据采集应用中,为了满足电路板体积重量以及可扩展性的要求,利用FPGA 作为主控芯片,控制相机进行数据采集和传输.在数据通信系统中,FPGA替代了传统的单片机作为CAN总线的主控制器,并给出了详细的硬件电路设计方法.在对CAN协议控制器SJA1000进行功能及时序分析后,利用硬件语言对其通信流程进行设计.实践...