基于FPGA的ARM SoC原型验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。     

芯片安全架构平台设计研究

通过CPU选型及架构评估,构建了SoC芯片安全架构研究平台,实现了软硬件设计、FPGA原型验证及ASIC物理设计.在该平台上,可灵活实现和验证各种SoC的功能,对SoC产品的攻击与防护技术的安全性进行研究和分析.     

基于FPGA的无线传感器网络SoC验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。针对8位无线传感器网络SoC的设计要求,提出了一种高度集成化的FPGA功能验证平台。描述了以FPGA为核心的SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。该验证平台结构简单,扩展灵活,提高了功能验证的效率和自动程度,缩短了开发周期,保证了SOC设计的可靠性。     

一种嵌入式CPU功能验证平台的设计

功能验证是嵌入式CPU设计中一项复杂而重要的工作.针对某8位嵌入式CPU的设计要求,提出了一种嵌入式CPU的高度集成化的功能验证平台.该验证平台集成了整个功能验证流程,包括验证程序开发、验证程序调试、验证数据生成、验证Testbench、验证配置环境、覆盖率分析、结果比较和分析及基于FPGA的硬件验证平台等.验证平台通过代码覆盖率的分析来改善验证的完备性.该验证平台原理清晰,结构简单,扩展灵活,提高了功能验证的效率和自动程度,对其它CPU验证平台的设计具有一定的参考价值.     

基于FPGA的SoC原型验证方法研究

在SoC设计的多种验证方法之中,基于FPGA的原型验证是一种较为贴近实际芯片的验证方法,可以大幅降低流片的风险,提高验证的效率和全面性.以一款基于OR1200的TD-LTE基带芯片为例,从原型验证的硬件平台设计、环境搭建以及验证的实现等方面阐述了基于FPGA原型验证的方法,并结合实际经验对原型验证中的一些问题提出了解决思路.     

面向机载雷达综合处理的演示验证系统设计与实现

为了支撑机载典型雷达信号处理和数据处理应用在基于国产CPU和FPGA的处理平台中的功能性能验证,在地面验证、上机验证前预先评估典型航电雷达处理应用与国产化平台的适配能力,设计并实现了一个面向机载雷达综合处理的演示验证系统。演示系统硬件平台基于国产CPU主处理器和国产FPGA协处理器,使用FPGA对信号处理、数据处理算法进行异构加速,FPGA的灵活性可支持系统中自由部署多种不同数据规模、不同类型特点的雷达信号和数据处理应用,支持应用重构。同时,开发了仿真信号生成、仿真图像显示、雷达综合处理演示应用等配套软件,所设计实现的系统可支持从生成仿真雷达接收信号到仿真目标图像显示的全过程演示验证。     

基于FPGA的SoC原型验证的设计与实现

在SoC开发过程中,基于FPGA的原型验证是一种有效的验证方法,它不仅能加快SoC的开发,降低SoC应用系统的开发成本,而且提高了流片的成功率.文章主要描述了基于FPGA的SoC原型验证的设计与实现,针对FPGA基验证中存在的问题进行了分析并提出了解决方案.     

面向CPU芯片的验证技术研究

CPU芯片规模大、复杂度高,在芯片设计的不同阶段进行多层次的验证,保证芯片的正确性非常关键。文章探讨了模拟验证、FPGA仿真、形式验证和静态时序分析等验证方法,提出了一种多级验证体系方法,实现CPU芯片的多层次验证,并成功地验证了自行设计的微处理器的正确性和兼容性。     

利用S2C Stratix Ⅳ TAI LM进行SoC原型验证的方法学

FPGA原型验证是一种在FPGA上搭建SoC和ASIC设计原型的方法学,可以方便的进行硬件验证和早期软件开发。此方法学也称为ASIC原型验证或SoC原型验证。在FPGA上搭建SoC和ASIC设计原型已经成为验证硬件设计和早期软硬件协同设     

基于TotalRecall技术ASIC的FPGA原型验证

芯片设计中一个非常重要的环节是验证.随着FPGA技术的迅速发展使基于FPGA的原型验证被广泛的用于ASIC的开发过程,FPGA原型验证是ASIC有效的验证途径,但传统FPGA原型验证的可视性非常差.为了解决传统FPGA原型验证可视性的问题,验证工程师采用了结合TotalRecall技术的FPGA原型验证方法对一款鼠标芯片进行验证.获得该方法不仅能提供100％的可视性,还确保FPGA原型验证以实时硬件速度运行.该方法创新了ASIC的验证方法学.     

基于ARM SoC的FPGA原型验证

ARM是目前SoC设计中应用最为广泛的高性价比的RISC处理器,FPGA原型验证是SoC有效的验证途径,FPGA原型验证平台能以实时的方式进行软硬件协同验证,从而可以缩短SoC的开发周期,提高验证工作的可靠性,降低SoC系统的开发成本.     

基于ARCA3 CPU的嵌入式SoC的FPGA原型验证

基于FPGA的验证是SoC功能验证的有效途径,建立一个基于FPGA的原型验证系统已成为SoC验证的重要方法.ARCA3是一种高性能、低功耗,国产的嵌入式微处理器.在ARCA3和AMBA架构上集成存储器控制器等IP核和外设,构建一个嵌入式SoC,并在FPGA上实现SoC的原型验证系统和软硬件协同验证环境.在FPGA原型机上运行Bootloader和操作系统,验证整个系统硬件的可操作性和软硬件之间的交互.基于FPGA的原型验证系统的实现可以快速验证基于ARCA3的各种抽象层次的IP核和开发基于ARCA3的软件应用.     

16位中央处理器设计与现场可编程门阵列实现

为了自主开发中央处理器（Central Processing Unit，CPU），对16位CPU进行了研究，提出了以执行周期尽量最少的译码执行方式，采用Top-Down的方法进行设计，用硬件描述语言Verilog进行代码编写，并对编写的CPU代码进行仿真验证和现场可编程门阵列（Field Programmable Gate Array，FPGA）验证。结果表明，该CPU运行效率较INTEL等通用CPU有较大提高。该自主CPU可以作为IP核进行FPGA应用，也可进行SoC设计应用。     

一种32位MCU的FPGA验证平台

随着应用的复杂化和多样化,微控制器(MCU)设计规模急剧增大,性能要求越来越高。为缩短芯片验证时间,提高验证效率,采用FPGA原型验证平台是一个有效的方法。通过建立基于FPGA的高性能原型验证系统,可及时发现芯片设计中的错误和不足,进而缩短MCU芯片研发周期。以一款通用MCU为研究对象,通过修改时钟系统,替换存储器和综合布局布线设计FPGA验证平台,并利用该平台进行软硬件协同验证,为该芯片的验证工作提供了高效有力的支撑。     

闪存控制器中BCH编解码器设计和验证

工艺的进步和消费电子市场对高密度非易失性存储的需求,促使多层单元闪存代替单层单元闪存成为闪存市场的主流,但同时提出数据可靠性的需求。针对多层单元闪存中存在的多比特随机错误问题,闪存控制器中需要实现低功耗高带宽的BCH编解码器。设计采用8 bit的并行编解码,每1 024 Byte能纠正32 bit的随机错误。关键方程步骤采用简化伯利坎普-梅西算法,优化逻辑。功能仿真和FPGA原型验证证明设计的正确性。     

基于CPU和FPGA/CPLD结构设计电子系统

介绍应用CPU和现场可编程逻辑阵列(FPGA)/复杂可编程逻辑器件(CPLD)结合设计电子系统的优势.基于AT89C51单片机系统实现FLEK10K的在线可重配置(ICR),PC机和AT89C51串行通信实现在线升级,PC机下载配置实现在线调试.采用直接数字频率合成(DDS)技术,实现波形发生器.应用电子设计自动化(EDA)技术,以FPGA/CPLD器件为核心,采用FPGA设计的DDS不仅可方便地实现各种比较复杂的调频、调相和调幅功能,而且具有良好的实用性.文中给出了系统的工作原理和设计方法.     

FPGA仿真验证工具及前沿技术综述

随着FPGA设计应用的场合越来越多、越广,尤其在航天、军工等国防方面对FPGA设计的功能实现、安全性可靠性提出了更高的要求,因此,对于FPGA设计的验证就显得更加重要。主要针对目前市场上先进的FPGA仿真工具进行了深入的介绍和比较,同时还分析了FPGA仿真验证技术的发展方向,为FPGA验证工程师仿真验证工具的选择提供了参考。