超宽带高速卷积译码器设计与实现

超宽带系统卷积译码器在芯片实现中面临高速率、低功耗的挑战,本文在分析比较了多种Viterbi译码算法和结构的基础上,提出了一种适合芯片实现的并行回溯的译码器结构。该结构通过牺牲30%的存储资源以增加并行回溯分支,从而译码器工作时钟降至传统结构的一半。仿真和测试表明,该译码器在没有损失性能的情况下,单个译码模块速率可达到220Mbps,延时只有2.4μS,可支持低延时的突发模式。     

Viterbi译码器全并行IP核的研究与实现

在无线数传设备中,为了提高数据传输的可靠性,往往采用卷积编码。这就要用到Viterbi译码器,而市面上的国外厂商提供的IP核价格昂贵,且可移植性差,为此需要掌握核心技术,自主开发。本文介绍了Viterbi译码的原理及应用,对Viterbi译码的算法,实现结构进行了深入研究,提出了采用乒乓RAM全并行的译码方式。并对算法进行优化并用FPGA实现,采用QaurtusⅡ作为布线工具,同时用modelsim进行了综合后仿真,译码速度达到100 MHz,并且在要求的信噪比条件下,误码率和理论值吻合。     

利用有限资源实现高速Viterbi解码

文中提供一种分组方法简单，兼顾连线复杂性与存储空间有限性的Viterbi解码方法，并提出三种处理方法，可以依据实际情况选定所需的处理结构。     

基于FPGA的高速Viterbi译码器

分析了卷积编码和Viterbi译码的原理,详细描述了和硬件结构对应的各个功能模块的作用和工作方式.介绍了利用FPGA内的寄存器资源采用并行处理的译码方法,达到了较高的译码速率,并且在硬件资源允许的条件下,效率还可进一步提高.     

维特比译码器实现中的关键技术

本文针对维特比译码算法中的两个关键问题,即路径寄存器溢出与幸存路径存储问题,分别提出了可行的解决方案,并应用该方案在XilinxSpartanIIFPGA上实现了速率为64Kb/s的软判决译码器。     

基于FPGA的卷积码的编/译码器设计

卷积码作为通信系统中重要的编码方式,以其良好的编码性能,合理的译码方法,被广泛应用。本文在介绍卷积码原理的基础上,详细阐述了基于FPGA的卷积码的编/译码器的设计。值得一提的是,卷积码的译码采用维特比译码算法,利用了状态路径度量计算、保存路径转移过程和回溯译码等方法,在硬件实现上能有效地减少存储量、降低功耗,提高整个编/译码器的性能。最后进行了模拟仿真,结果显示编译码的效果比较理想,达到了设计的目的。     

基于ADSP-BF533的卷积码Viterbi译码算法实现

在通信系统中,接收机需要对信道编码进行译码,为了提高信道效率,一般采用具有纠错能力的纠错码来实现编码。在卫星通信中,一般采用卷积码内码和级联码外码联合纠错。首先叙述了卷积码的概念及其译码方法,接着对译码过程进行分析,提出了基于ADSP-BF533的实现方法,最后给出了实验方法及结果。     

一种高速软判决译码新算法

本文针时电力系统远动装置中广泛使用的ＢＣＨ差错控制码，应用极大似然译友规则，提出并推证了一种软判决译码方法，该方法同应用了接疏序列Ｒ的代数性质各解调器输出的信道统计信息Ｐｊ，用分解迭代的办法完成译码，因而比集成芯版或查表译码具有更强的纠错能力。该方法在译码的同时完成纠错，软件实现方便，速度快，在线使用可大幅度减少装置“拒收”次数，提高运动信息可靠性。     

基于FPGA的Turbo译码器设计

Turbo码良好的纠错性能为众多研究者所公认,其相关理论和实现技术一直是该领域的研究热点。本文主要围绕如何用FPGA实现Turbo码译码器,介绍了Turbo码迭代译码的硬件实现算法以及流水线译码概念,并利用Altera的Flex10k10芯片实现了该译码器。性能测试实验表明,该基于FPGA实现的译码器最高速率可达到8Mbps,性能相比于理论译码器性能下降控制在0.5dB以内,具有广阔的应用前景。     

应用于民航空管的TPU莫尔斯译码器

介绍了一种应用于民航空管的气象探空仪TPU莫尔斯译码器的软硬件设计及实现。该译码器的主要功能有：接收计算机控制命令数据;录取探空仪从高空发回的温度、压强和湿度莫尔斯码信号并处理、换算、显示;接收数据采集器的三维绝对坐标并经相应算法处理得三维气压坐标;通过串口上传三维气压坐标数据到PC机。计算机通过Internet将相应TPU数据实时传到民航空管中心。     

Turbo码译码器的DSP实现

Turbo码以其优越的性能在通信系统中越来越受到人们的重视.由于Turbo码译码算法的复杂性,译码器通常需占用大量的存储空间和较长的运算时间,难以满足实际系统的要求.本文在深入研究Max-Log-MAP译码算法的基础上,对该算法进行了合理优化,提出了一种基于DSP的高效的软件实现方法.基于此方法实现的Turbo码译码器具有较低的误码率和较小的译码时延,在语音通信和数据通信中具有广泛的应用前景.     

一种PCM遥测同步解调器的设计

本文设计了一种用于PCM遥测的同步解调器 ,提出了针对瞬态过程PCM遥测解调数据的采集策略 ,利用缓冲PAM从连续不断的PCM码流中捕捉到瞬态过程。并用FPGA技术实现码同步器和帧同步器 ,使整个遥测解调器在单板PC插卡上实现并具有较低的成本 ,该方案用于 4MHz码速率的数据解调。用Labwindows/CVI编制了虚拟仪器面板 ,完成对硬件的控制和瞬态多路解调数据的曲线显示、处理和存储等功能     

HDTV信源解码器软件

带有多媒体指令的新型微处理器使MPEG-2软件解压缩成为可能。文中对HDTV信源解码器的软件实现进行探索，介绍HDTV信源解码器的基本结构，并提出了几种优化该软件的方法。     

高速脉冲电平与幅度精密可调电路设计与实现

本文提出了一种高速脉冲信号的电平和幅度均精密可调设计方案.本方案利用ECL门的开关特性传递输入脉冲信号的频率信息,通过精密可调电压源控制脉冲的高电平,精密可调电流源控制脉冲的幅度,从而重构脉冲信号的电平信息,输出频率信息与原脉冲信号相同,但电平与幅度可调的脉冲信号.文章论述电路的基本原理及硬件的基本组成,并给出测试结果.     

一种高精度、低成本旋转变压器信号解算器设计

针对目前旋转变压器测角系统成本高或解码精度不足的缺点,采用信号调理电路和软件解算算法相结合的方法,设计一种用于旋转变压器信号解码的解算器,该设计在保证测角系统解码精度的同时,又能大大降低成本.最后,采用Maflab仿真软件对该设计方案进行验证,证实了该设计方案的可行性.     

流水线结构RS译码器的超大规模集成电路设计

RS码已经广泛地应用于通信系统、数字电视和计算机存储系统中,用来提高数据可靠性.以数字电视广播(DVB)标准中定义的RS(204,188)译码器为例,详细介绍了改进的欧几里德(ME)算法及以此算法为基础的RS译码器的超大规模集成电路VLSI实现,采用了流水线结构,对译码器的各个模块进行了分析和建模.通过对流程的仿真和综合验证,发现这些模块能较好的满足设计要求,能纠正不大于8个的误码.     

基于CPLD的指令解码器设计

本文设计了一种基于AT89C51和CPLD的指令解码器.该解码器采用计数器和触发器相配合的方法,能检测出每个码位的逻辑状态,从而完成指令解码的目的.解码器具有扩展性好、实现简单、准确可靠和易于升级的特点.     

MPEG-4音视频解码器实时嵌入式设计

文中提出应用数字信号处理器和微控制处理器ARM9核的MPEG-4视频简易框架和高级音频编码解码器的实时嵌入式设计.通过双缓冲器,双乘法累加器应用于半像素运动补偿和高级音频编码中的快速整数变换算法来优化MPEG-4模块.经实验检测,该设计超过了实时解码的一般要求(40帧每秒),适合于低功耗的移动多媒体设备.     

高速直流电机设计理念

介绍500/350kW 660V 1100/2500r/min高速直流电机设计理念,该电机对分析研制特殊环境下使用的高速直流电机及大功率无刷直流电机起到一定参考借鉴作用.该电机采用径向带通风沟、薄绝缘线圈解决热参数较高问题;采用绑环式换向器、无纬带绑扎电枢、高转速轴承解决电机高速运行时强度要求较高的问题.提供了详细的试...