一种隔离型数据采集系统的设计与实现

介绍了一种低噪声的隔离型数据采集系统的设计方法,该方法可使电路的信噪比大幅提高。系统采用FPGA为控制芯片,以LAN为接口实现FPGA和主机之间的数据通信。应用数字隔离技术,通过软、硬件的结合,实现了对模拟信号的数据采集功能,并介绍了该系统的结构和硬件关键电路模块,详述了数字隔离在数据采集系统中的作用和意义,分析了软件工作流程。结果表明,该系统实现了电力参数的采集和LAN通信,具有高精度、高可靠性和抗干扰能力强等优点。     

基于高速外设模块的多核DSP与FPGA通信系统设计

详细介绍了TI公司TMS320C6678多核DSP高速外设模块EMIF16(外部存储器接口)的功能及特性,利用EMIF模块扩展存储空间大、通信速度快、硬件接口电路简单、性能稳定等特点,设计并实现了一种基于EMIF模块的DSP与FPGA异步通信接口,重点描述了接口通信系统架构设计和具体软件实现。测试验证表明基于该接口可进行DSP与FPGA之间多种格式数据传输,接口运行稳定可靠,扩展了TMS320C6678多核DSP处理芯片与外部器件通信系统接口的设计方式。     

用8255实现PC机与智能接口卡间并行通信

智能接口卡与其所在主机间实现并行通信的方法有多种,例如可使用锁存器和缓冲器等简单并行接口实现,也可使用双端口存储器、FIFO存储器等方法实现,但这些方法都需考虑隔离问题,硬件电路较复杂.在详细分析8255可编程并行接口芯片工作方式2原理的基础上,以采用8031CPU构成PC机智能接口卡为例,论述了采用两片8255实现PC机与智能接口卡间并行通信的方法,给出了具体接口电路,并详细分析了该接口电路的工作原理及特点.     

基于FPGA的通用数据接口在大坝数据采集中的相关探究

本文利用FPGA强大的控制能力和丰富的片内逻辑及引脚资源,设计并验证了一种基于FPGA的通用数据接口,该通用数据接口可用在大坝前端传感器数据采集及传输系统模块中,以解决采集数据通道多,控制复杂的问题。该通用数据接口已实现总线并行接口、I~2C及UART接口控制器逻辑,可同时完成串并行数据的传输,及对A/D芯片的控制。     

基于DSP的空间相机1553B总线通信设计与实现

为提高MIL-STD-1553B总线接口的实时性并简化接口逻辑,从星载平台与相机控制器实际通讯功能需求出发,设计出了基于1553B专用接口芯片BU-61580与控制器核心TMS320C30的1553B总线通信系统;由FPGA完成BU-61580和TMS320C30之间的逻辑综合电路,并产生中断与片选信号;该系统实现了接收卫星平台数据注入与程控指令,发送工程参数等功能;系统硬件电路连接简单,数据时效性好,经过反复调试,已成功应用于某型号空间相机中。     

基于PCI Express总线的高速数据传输卡设计与实现

通过设计PCI Express高速数据传输卡实现了地面控制台与计算机之间的高速数据传输。高速数据传输卡采用PLX公司的接口芯片PEX8311来实现PCI Express总线的接口逻辑,数据传输采用DMA方式,通过对信号源的自检验证了传输卡能够实时无误地传输数据。在硬件设计部分,主要对差分传输、PCI Express接口电路和FPGA逻辑控制模块进行了描述和设计。     

一种基于FPGA的高速图像采集及显示电路设计

为了实现高速图像采集和显示,采用CamLink接口和DVI接口来完成视频采集和显示。详细介绍了基于FPGA采集和显示的系统组成,给出了CamLink接口采样模块和DVI显示模块的工作流程及硬件电路实现方式。该硬件电路基于CPCI总线设计,实现了计算机与图像电路之间的高速数据交换。设计中使用的FPGA是Altera公司的EP2S30F672I4,用该FPGA进行配置和验证,测试表明该设计不仅实现了图像高速采集和显示,且使图像清晰、系统稳定可靠。     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。     

仿真转台并行通讯系统设计研究

高性能仿真转台多采用集散控制机制,由工业Pc机构成上、下位机的两级分布式计算机系统,为保证转台的性能,对两机之间的通讯要求较高。该论文针对仿真转台高实时性的数据传输要求,给出了16位并行通讯系统的具体实现方案,研究了设计及实现中的若干技术问题。在国际标准IEEE488总线的基础上,利用工业控制PC机的EISA槽扩展8根数据线,开发形成16位并行接口。以高性能接口芯片μPD7210为核心,设计了16位并行通讯系统。深入研究了数据传送的实现、8位接口芯片在16位计算机上的初始化、高8位数据与低8位数据的时序同步等问题,给出了通讯系统的硬件设计方案和软件流程。实验结果表明,该通讯系统性能满足实际需要。     

基于PCIE的SG DMA高速数据传输系统

结合高速数据加密卡这一具体应用,介绍了PCIExpress总线协议、基于PCIExpress的高速数据传输系统构成和以FPGA为核心的硬件电路,并对WindowsXP系统下借助WinDriver生成PCIE设备驱动程序、采用SGDMA方式实现数据传输予以阐述,程序在ArriaIIGX开发板上调试成功。该系统采用FPGA的PCIE硬核实现PCIExpress总线的接口逻辑,摒弃了专用总线接口芯片,大大提高了设计的灵活性和可扩展性;采用SGDMA方式又满足了数据传输量大时对速度的要求。     

基于CY7C68013A的FPGA配置和通信接口设计

为了同时实现计算机对FPGA进行在线配置和高速数据传输,提出了一种基于CY7C68013A芯片的USB2.0接口设计方案。介绍了以CY7C68013A芯片为核心的系统硬件电路设计和软件编程,详细分析了CY7C68013A固件程序设计方法。CY7C68013A芯片在配置FPGA时受芯片内部CPU控制,配置速度为6 Mb/s,而在数据传输时采用从属FIFO模式以实现高速数据通信。该方案可以广泛应用到软件无线电项目开发中。     

基于FPGA 的高速数据采集系统设计

为了实现高速、连续采样的数据采集系统,介绍了一种基于FPGA 的高速数据采 集系统的构成及技术实现。采用FPGA 作为主控制器,USB2. 0 协议标准传输数据,设计了数 据采集系统的硬件电路,包括模拟信号滤波整形电路,高速AD 接口电路,USB 接口电路等, 实现了对数据的高速连续采集。设计了系统应用软件,包括数据采集板的FPGA 程序和USB 固件程序,上位机应用软件等。实验测试结果表明,系统结构灵活,性价比高,抗干扰能力 强,各项指标均已达到了设计时的要求,具有广泛的实用性。     

FPGA和USB的双通道数据采集测试系统

提出了一种双通道数据采集测试系统的硬件实现方案。该系统采用FPGA芯片EP1C12Q240C6,SRAM芯片CY7C1061AV33和USB芯片CY7C68013A构成硬件框架,可通过USB总线接收上位机命令并上传采集的数据到PC。本文对该系统的硬件电路和FPGA内部逻辑设计做了详细的介绍。最后经过实际测试,该系统可以有效采集ADC输出信号,验证了设计方案的正确性。     

基于FPGA的可加密USB存储设备设计

基于FPGA的可加密USB存储设备的设计过程,介绍了FPCA芯片EP1C3T100、USB接口芯片AU6983等各个模块的功能及硬件电路设计。对AES加密算法作了详细说明,并对硬件FPGA实现进行了设计和优化。该设备由FPGA芯片通过硬件来完成数据加密过程,由高速传输总线进行数据传输。具有实时性好、安全性高等优点。     

高速视频图象裁剪技术

为了解决基于DSP视频处理系统的数据采集问题,采用视频专用解码A/D和复杂可编程逻辑器件进行控制和接口设计,根据时序仿真结果及具体实现情况,验证了设计方案的正确性,实现了视频信号的采集与读取的高速并行,提高了电路的可靠性,简化了设计过程,增加了系统的柔性。     

基于FPGA与ARM的多路时序控制系统设计与实现

介绍了基于FPGA与ARM7的多通道、多时间范围的同步时序控制系统,采用FPGA实现20路高精度的信号延时输出控制,通过ARM7的数据总线接口实现了ARM与FPGA的数据交互;重点介绍了系统的硬件电路设计、ARM与FPGA总线的设计和FPGA内部程序模块的设计;各通道的输出信号类型与延时时间等参数均可以通过人机接口现场配置,也可以通过上位机软件来配置;该设计可以保证各通道信号通过外触发信号为基准来进行延时输出,系统的延时时间精度小于2μs;ARM7处理器芯片采用PHILIPS公司的LPC2214,FPGA采用Altera公司Cyclone系列的EP1C12Q240;采用硬件描述语言Verilog HDL来设计延时模块,延时精度达到1μs;该系统在靶场测试中验证了其正确性和有效性。     

基于365芯片的高速数据采集系统PCI接口设计

针对传统局部总线数据传输率低的缺点,对高速数据采集系统中数据实时传输问题进行了研究,提出出一种简单易用的高速数据采集系统中的PCI总线接口解决方案,为简化逻辑电路设计,论文采用CH365设计PCI接口、用FPGA实现FIFO数据缓存和本地总线控制逻辑,使得高速的A／D转换器有高速的总线与其相匹配,实践证明,采用该方法设计的数据采集系统具有成本低、传输速度快、应用方便等优点,有效地解决了数据的实时高速传输问题,为信号的实时处理提供了方便。     

γ射线工业CT数据采集传输系统

针对多通道γ射线工业计算机断层扫描(CT)的高速数据采集和远距离传输需求,应用点对点传输,设计了基于数据报协议(UDP)的现场可编程门阵列(FPGA)数据采集传输系统.系统增加FPGA计数单元,可扩展更多通道进行数据采集.主控以FPGA作为核心,将UDP用Verilog编程的方式在FPGA中实现,控制以太网接口芯片将数据传至上位机,上位机界面与底层传输电路的相互通信利用VC++6.0编程实现.实验结果表明:在100 Mb/s全双工模式下进行网络测试,其网络利用率稳定在93%,传输速度为93 Mb/s(即11.625 MB/s);上位机能正确地接收到底层电路所发送的数据;能够满足γ射线工业CT高速数据采集系统在速度和距离上的传输要求.     

基于SOPC的指纹识别模块设计

随着EDA技术及微电子技术的飞速发展,现场可编程门阵列（Field Programmable Gate Array,简称FPGA）的性能有了大幅度的提高。以Nios Ⅱ软核处理器为核心的SOPC（Systemon Programmable Chip）系统便是把嵌入式系统应用在FPGA上的典型例子,本文设计的指纹识别模块就是基于FPGA的Nios Ⅱ处理器为核心的SOPC设计。通过IP核技术和灵活的软硬件编程,实现Nios Ⅱ对FPGA外围器件的控制,利用SOPC Builder将Nios Ⅱ处理器、指纹读取接口UART、键盘与LCD显示接口、FLASH接口、SDRAM控制器构建成Nios Ⅱ硬件系统,后者是电源和时钟电路、SDRAM存储器电路、FLASH存储器电路、LCD显示电路、指纹传感器电路、FPGA配置电路这些纯实物硬件设计。     

AVR单片机在多回路数据采集器中的应用

介绍了AVR高档单片机MEGA系列的性能和特点，提出了一种以ATmega128微处理器为核心器件的多回路、高精度、快速数据采集器的设计方案。采集器系统通过模拟开关对8路互感器输入的电流以及开关量输入的报警和状态信号进行采集，充分利用微处理芯片内A／D转换器进行数据处理和存储等，并给出了AD采集处理的硬件接口电路和软件编程实现。