0.15μm薄膜全耗尽MOS／SOI器件的设计和研制

利用自己开发的二维数值深亚微米SOI器件模拟软件,较为详细地分析了沟道长度小于o.2μm的 SOI器件的阈值电压特性、穿通和击穿特性、亚阈值特性以及直流稳态特性等.通过这些模拟和分析计算,给出了沟道长度为0.18、0.15和0.1μm的薄膜全耗尽 SOI／MOS器件的设计方案,并根据该设计方案成功地研制出了性能良好的沟道长度为0.15μm的凹陷沟道 SOI器件.沟道长度为0.15μm薄膜全耗尽凹陷沟道SOI器件的亚阈值斜率为87mV/dec,击穿电压为1.6V,阈值电压为0.42V,电源电压为1.5V时的驱动电流为1.85mA,泄漏电流为0.5pA/μm沟道宽度.     

亚100nm SOI器件的结构优化分析

分析了SOI器件各结构参数对器件性能的影响,给出了器件各结构参数的优化方向,找出了可行硅膜厚度和可行沟道掺杂浓度之间的设计容区.在部分耗尽与全耗尽SOI器件的交界处,阈值电压的漂移有一个峰值,在器件设计时应避免选用这一交界区.此外,随着硅膜厚度的减小,器件的泄漏电流随着沟道掺杂浓度的不同,有一个极小值.通过模拟分析发现,只要合理选择器件的结构参数,就能得到性能优良的SOI器件.     

0.15μm薄膜全耗尽MOS/SOI器件的设计和研制

利用自己开发的二维数值深亚微米ＳＯＩ器件模拟软件,较为详细地分析了沟道长度小于０．２μｍ的ＳＯＩ器件的阈值电压特性、穿通和击穿特性、亚阈值特性以及直流稳态特性等．通过这些模拟和分析计算,给出了沟道长度为０．１８、０．１５和０．１μｍ的薄膜全耗尽ＳＯＩ／ＭＯＳ器件的设计方案,并根据该设计方案成功地研制出了性能良好的沟道长度为０．１５μｍ的凹陷沟道ＳＯＩ器件．沟道长度为０．１５μｍ薄膜全耗尽凹陷沟道ＳＯＩ器件的亚阈值斜率为８７ｍＶ／ｄｅｃ,击穿电压为１．６Ｖ,阈值电压为０．４２Ｖ,电源电压为１．５Ｖ时的驱动电     

适于器件及电路分析的全耗尽短沟道LDD／LDSSOI MOSFET器件模型

本文系统描述了全耗尽短沟道ＬＤＤ／ＬＤＳＳＯＩＭＯＳＦＥＴ器件模型的电压电压特性。该模型扩展了我们原有的薄膜全耗尽ＳＯＩＭＯＳＦＥＴ模型，文中着重分析了器件进入饱和区后出现的沟道长度调制效应，及由于ＬＤＤ／ＬＤＳ区的存在对本征ＭＯＳ器件电流特性的影响。     

亚100nm SOI器件的结构优化分析

分析了SOI器件各结构参数对器件性能的影响,给出了器件各结构参数的优化方向,找出了可行硅膜厚度和可行沟道掺杂浓度之间的设计容区.在部分耗尽与全耗尽SOI器件的交界处,阈值电压的漂移有一个峰值,在器件设计时应避免选用这一交界区.此外,随着硅膜厚度的减小,器件的泄漏电流随着沟道掺杂浓度的不同,有一个极小值.通过模拟分析发现,只要合理选择器件的结构参数,就能得到性能优良的SOI器件     

槽栅NMOSFET结构与性能仿真

基于流体动力学能量输运模型 ,利用二维器件模拟器 MEDICI对深亚微米槽栅 NMOSFET器件的结构参数 ,如结深、凹槽拐角及沟道长度等对器件性能的影响进行了仿真研究 ,并与相应的常规平面器件特性进行了对比 .研究表明在深亚微米范围内 ,槽栅器件能够很好地抑制短沟道效应和热载流子效应 ,但电流驱动能力较平面器件小 ,且器件性能受凹槽拐角和沟道长度的影响较显著     

基于能带计算的纳米尺度MOS器件模拟

随着器件沟道长度的不断缩小,多栅结构(包括FinFET)被普遍认为是有效改进Ion/Ioff的手段.量子力学效应对MOSFET中载流子分布和输运的影响已被认识和研究多年.在沟道截面被局限在数纳米量级时,一个更基本的固体物理问题,即能带或电子结构对材料几何尺寸的依赖性,逐渐显现出来并对器件特性产生不可忽略的影响.本文讨论如何从第一原理出发,高效率地计算沟道区的能带结构.在得到载流子的输运参数(有效质量、迁移率等)的基础上,通过直接求解带开放边界条件的薛定谔方程以得到器件的电学特性.考虑到应力对能带结构和散射机制的影响,还研究了载流子迁移率与晶向的关系.     

基于能带计算的纳米尺度MOS器件模拟

随着器件沟道长度的不断缩小,多栅结构(包括FinFET)被普遍认为是有效改进Ion/Ioff的手段.量子力学效应对MOSFET中载流子分布和输运的影响已被认识和研究多年.在沟道截面被局限在数纳米量级时,一个更基本的固体物理问题,即能带或电子结构对材料几何尺寸的依赖性,逐渐显现出来并对器件特性产生不可忽略的影响.本文讨论如何从第一原理出发,高效率地计算沟道区的能带结构.在得到载流子的输运参数(有效质量、迁移率等)的基础上,通过直接求解带开放边界条件的薛定谔方程以得到器件的电学特性.考虑到应力对能带结构和散射机制的影响,还研究了载流子迁移率与晶向的关系.     

纳米级自开关二极管的电学特性研究

纳米级自开关二极管是一种通过破坏器件表面对称性来实现整流特性的纳米级新型晶体管.首先通过建立In0.53Ga0.47As/In0.52Al0.48As纳米级自开关二极管的二维器件模型,采用蒙特卡罗方法,模拟了自开关器件的电子输运特性,根据该器件模型研究了在不同几何结构参数条件下的自开关器件的电学特性,并对影响器件电学特性的结构参数进行了仿真分析.结果表明,器件的Ⅰ-Ⅴ特性强烈地受到导电沟道宽度、沟槽宽度、沟道长度和表面态密度的影响,通过优化器件的结构参数可使器件获得更优越的整流特性.     

槽栅NMOSFET结构与性能仿真

基于流体动力学能量输运模型,利用二维器件模拟器MEDICI对深亚微米槽栅NMOSFET器件的结构参数,如结深、凹槽拐角及沟道长度等对器件性能的影响进行了仿真研究,并与相应的常规平面器件特性进行了对比.研究表明在深亚微米范围内,槽栅器件能够很好地抑制短沟道效应和热载流子效应,但电流驱动能力较平面器件小,且器件性能受凹槽拐角和沟道长度的影响较显著.     

基于能带计算的纳米尺度MOS器件模拟

随着器件沟道长度的不断缩小，多栅结构（包括FinFET）被普遍认为是有效改进Ion/Ioff的手段. 量子力学效应对MOSFET中载流子分布和输运的影响已被认识和研究多年. 在沟道截面被局限在数纳米量级时，一个更基本的固体物理问题，即能带或电子结构对材料几何尺寸的依赖性，逐渐显现出来并对器件特性产生不可忽略的影响. 本文讨论如何从第一原理出发，高效率地计算沟道区的能带结构. 在得到载流子的输运参数（有效质量、迁移率等）的基础上，通过直接求解带开放边界条件的薛定谔方程以得到器件的电学特性. 考虑到应力对能带结构和散射机制的影响，还研究了载流子迁移率与晶向的关系.     

静电感应器件栅源击穿特性的改善

对静电感应器件的栅源击穿特性做了实验研究,结果表明,当使用高阻单晶材料作为芯片的衬底和沟道,沟道的半宽度小于零栅压耗尽层宽度且源区外延层掺杂深度较高时,器件的击民ｇｓ０基本上局限在１０Ｖ以下,与外延层的厚度没有明显关系,作者指出静电感应器件栅 源击穿的特点是由于沟道宽度较窄和源区道区掺杂浓度差异较大两方面的因素共同的。在这种情况下,栅源击穿电压ＢＶｇｚ０与半导体的击穿电场Ｅｂ和沟道宽度Ｗ的关系可表     

沟道热载流子导致的 PDSOI NMOSFET's击穿特性

对热载流子导致的 SIMOX衬底上的部分耗尽 SOI NMOSFET's的栅氧化层击穿进行了系统研究 .对三种典型的热载流子应力条件造成的器件退化进行实验 .根据实验结果 ,研究了沟道热载流子对于 SOI NMOSFET's前沟特性的影响 .提出了预见器件寿命的幂函数关系 ,该关系式可以进行外推 .实验结果表明 ,NMOSFET's的退化是由热空穴从漏端注入氧化层 ,且在靠近漏端被俘获造成的 ,尽管电子的俘获可以加速 NMOSFET's的击穿 .一个 Si原子附近的两个 Si— O键同时断裂 ,导致栅氧化层的破坏性击穿 .提出了沟道热载流子导致氧化层击穿的新物理机制     

耗尽型a-IZO TFT的模拟研究

采用Silvaco软件的Atlas对耗尽型单栅、双栅非晶铟锌氧化物薄膜晶体管SG a-IZO TFT、DG a-IZO TFT进行二维器件模拟。讨论了a-IZO层的厚度、态密度模型参数对耗尽型SG a-IZO TFT的电特性影响。研究发现,当a-IZO层厚度达到60 nm及以上时,器件的关断电流急剧上升。分析了态密度模型参数对单栅器件的电特性影响。对耗尽型SG a-IZO TFT与DG a-IZO TFT的电特性进行了比较。结果表明,DG器件在开启电压、亚阈值摆幅、开态电流等方面表现更佳。     

PDSOI nMOSFETs关态击穿特性

分别采用不同的背栅沟道注入剂量制成了部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件.对这些器件的关态击穿特性进行了研究.当背栅沟道注入剂量从1.0×1013增加到1.3×1013cm-2,浮体n型沟道器件关态击穿电压由5.2升高到6.7V,而H型栅体接触n型沟道器件关态击穿电压从11.9降低到9V.通过测量寄生双极晶体管静态增益和漏体pn结击穿电压,对部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件的击穿特性进行了定性解释和分析.     

PDSOI nMOSFETs关态击穿特性

分别采用不同的背栅沟道注入剂量制成了部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件.对这些器件的关态击穿特性进行了研究.当背栅沟道注入剂量从1.0×1013增加到1.3×1013cm-2,浮体n型沟道器件关态击穿电压由5.2升高到6.7V,而H型栅体接触n型沟道器件关态击穿电压从11.9降低到9V.通过测量寄生双极晶体管静态增益和漏体pn结击穿电压,对部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件的击穿特性进行了定性解释和分析.     

变温C-V和传输线模型测量研究AlGaN/GaN HEMT温度特性

通过对异质结材料上制作的肖特基结构变温C-V测量和传输线模型变温测量,研究了蓝宝石衬底AlGaN/GaN异质结高电子迁移率晶体管的直流特性在25～200℃之间的变化,分析了载流子浓度分布、沟道方块电阻、欧姆比接触电阻和缓冲层泄漏电流随温度的变化规律.得出了器件饱和电流随温度升高而下降主要由输运特性退化造成,沟道泄漏电流随温度的变化主要由栅泄漏电流引起的结论.同时,证明了GaN缓冲层漏电不是导致器件退化的主要原因.     

凹陷沟道SOI器件的实验研究

本文较为详细地描述了凹陷沟道ＳＯＩ器件的结构和工艺制造技术，采用凹陷沟道技术制备的ＳＯＩ器件的性能明显优于常规厚膜部分耗尽和常规薄膜全耗尽ＳＯＩ器件的性能．采用该技术已成功地研制出沟道区硅膜厚度为７０ｎｍ、源漏区硅膜厚度为１６０ｎｍ、有效沟道长度为０．１５～４．０μｍ的高性能凹陷沟道ＳＯＩＭＯＳＦＥＴ，它与常规薄膜全耗尽ＳＯＩＭＯＳＦＥＴ相比，跨导及饱和漏电流分别提高了约４０％．     

考虑源漏隧穿的DG MOSFET弹道输运及其模拟

在经典弹道输运模型中引入源漏隧穿(S/D tunneling),采用WKB方法计算载流子源漏隧穿几率,对薄硅层(硅层厚度为1nm)DG(dual gate)MOSFETs的器件特性进行了模拟.模拟结果表明当沟道长度为10nm时,源漏隧穿电流在关态电流中占25%,在开态电流中占5%.随着沟道长度进一步减小,源漏隧穿比例进一步增大.因此,模拟必须包括源漏隧穿.     

沟道热载流子导致的PDSOI NMOSFET's击穿特性

对热载流子导致的SIMOX衬底上的部分耗尽SOI NMOSFET's 的栅氧化层击穿进行了系统研究．对三种典型的热载流子应力条件造成的器件退化进行实验．根据实验结果,研究了沟道热载流子对于SOI NMOSFET's前沟特性的影响．提出了预见器件寿命的幂函数关系,该关系式可以进行外推．实验结果表明,NMOSFET's 的退化是由热空穴从漏端注入氧化层,且在靠近漏端被俘获造成的,尽管电子的俘获可以加速NMOSFET's的击穿．一个Si原子附近的两个Si—O键同时断裂,导致栅氧化层的破坏性击穿．提出了沟道热载流子导致氧化层击穿的新物理机制．