基于GaN工艺的3.3～3.6 GHz Doherty功率放大器MMIC设计北大核心

基于GaN工艺设计了一款饱和输出功率为44 dBm、功率回退为9 dB的非对称Doherty功率放大器。为了提高增益，在Doherty功率放大器前方增加驱动级。通过对主放大器的输出匹配电路进行阻抗匹配优化设计，去掉λ/4阻抗变换线；辅助功放输出阻抗采用RC网络等效代替，控制输出匹配电路相位为0°,确保关断时为高阻状态；合路点的最佳阻抗直接选取50Ω,从而去掉λ/4阻抗变换线。芯片仿真结果表明，在3.3～3.6 GHz时，Doherty功率放大器的饱和输出功率达到44 dBm以上，功率增益达到25 dB以上，功率附加效率(PAE)达到50%以上；功率回退为9 dB时，PAE达到34.7%以上。Doherty功率放大器的版图尺寸为3.4 mm*3.3 mm,驱动级功率放大器的版图尺寸为1.5 mm*1.7 mm。     

基于GaN 的3. 4~ 3. 6 GHz 高增益Doherty 功率放大器

基于两级功率放大器架构,设计了一款平均输出功率为37 dBm(5 W)的高增益Doherty 功率放大器。 该器件通过增加前级驱动功率放大器提高Doherty 功率放大器的增益,采用反向Doherty 功率放大器架构,将λ/4 波 长传输线放置在辅助功放后端,相位补偿线放置在主功放前端,并使主功放输出匹配网络采用双阻抗匹配技术实现 阻抗变换,如此可扩宽功率放大器的工作带宽。连续波测试结果显示:3. 4~3. 6 GHz 工作频段内,饱和输出功率在 44. 5 dBm 以上,功率饱和工作点PAE 在43. 9%以上;在平均输出功率(37 dBm,5 W)工作点,回退量大于7. 5 dB,功 率附加效率PAE 为36. 8%以上,功率增益在31 dB 以上。     

一种非对称Doherty功率放大器设计

针对传统Doherty功率放大器功率回退范围小、有源牵引不足的缺陷,在传统Doherty基础上进行改进,采用不同峰值输出功率功放管的非对称Doherty结构,并结合多谐波双向牵引技术,设计了应用于LTE-TDD基站的功率放大器.ADS仿真结果显示,在峰值输出功率回退10 dB处,3阶互调(IMD3)为-26 dBc,功率附加效率(PAE)达到47.6％,与AB类平衡功放相比,提高近30％,在保证线性度的同时,实现了高功率回退范围内的高效率;S11和S22小于-11 dB,增益约为16dB,且1 dB压缩点向3 dB压缩点过渡较为平滑,有利于与数字预失真系统结合.     

基于EFJ模式的宽带高效率Doherty功率放大器设计

将EFJ模式功率放大器应用于Doherty功率放大器的载波功率放大器,利用EFJ类功率放大器的阻抗特性改善了Doherty功率放大器的带宽。此外,还引入后谐波控制网络来提高Doherty功率放大器的效率。功放的输入匹配电路采用阶跃式阻抗匹配来进一步拓展工作带宽。使用CGH40010F GaN 晶体管设计并加工完成了一款宽带高效率Doherty功率放大器。测试结果显示,在3.2~3.7GHz 频段内,饱和输出功率达到43dBm,饱和漏极效率60%~72.5%,增益大于10dB。功率回退6dB时,漏极效率40%~48.5%。     

一体化匹配网络的Q波段Doherty功率放大器MMIC设计

提出了一种毫米波Doherty放大器一体化匹配网络的设计方法。该匹配网络将功率合成、阻抗变换和相位调节功能一体化,结合兰格耦合器,去除了传统Doherty功放结构中输出和输入四分之一波长线。采用0.15μm GaN工艺研制了一款Doherty放大器MMIC。连续波测试条件下,此放大器在38～42 GHz频段内,饱和功率达到40 dBm,饱和PAE大于24%,6 dB输出功率回退PAE达到16%。在中心频率40 GHz、20 MHz双音间隔测试条件下,输出功率回退3 dB时,放大器的三阶交调失真IMD3小于-21 dBc。     

基于GaAs HBT工艺的高增益宽带Doherty功率放大器设计

在传统Doherty功率放大器的基础上,采用砷化镓(GaAs)异质结双极晶体管(HBT)工艺,设计了一款可应用于5G通信N79频段(4.4~5 GHz)的高回退效率MMIC Doherty功率放大器(DPA)。通过在Doherty电路中采用共射-共基结构,并在共射-共基结构中加入共基极接地电容,大幅提升了DPA的增益和输出功率。使用集总元件参与匹配,减小了芯片的面积。仿真结果表明,在目标频段内,增益大于28 dB,饱和输出功率约为38 dBm,饱和附加效率(PAE)为63%,7 dB回退处的效率达到43%。     

高效率高线性度功率放大器的设计与实现

基于对传统两路Doherty功放存在的问题分析,文中对其结构进行改进,提出了一种新颖的非对称结构。该非对称结构采用相同的功放管,通过变换漏极与栅极电压分别对主辅功放进行负载牵引和源牵引以达到不同的饱和输出功率,从而实现更高的功率回退。基于该理论,结合互调对消技术和多谐波双向牵引技术设计并实现了应用于工作频段为2.57～2.62GHz的TD-LTE直放站功率放大器。在饱和输出功率回退9dB的平均输出功率处,功率附加效率(PAE)为38%,5MHz和10MHz偏移量的相邻信道功率比(ACPR)分别为-41dBc和-50dBc,实测结果显示Doherty功放的参数性能良好,满足TD-LTE直放站要求的同时验证了设计方案的正确性。     

1.8 GHz Doherty功率放大器小型化技术研究

基于In GaP/GaAs HBT工艺设计了一款工作在1. 8 GHz的三级Doherty功率放大器,第一、二级为驱动级,第三级为Doherty放大器。通过分析Doherty结构,在原有基础上重新设计Doherty电路,使用LC元件替代微带线,减小功率分配网络与合路匹配网络的面积,进而缩小整体电路的面积。将输入、输出匹配网络及功分、合路部分集成至基板上,整体封装尺寸5 mm×5 mm。测试结果表明,芯片输入、输出回波损耗优于-15 d B,放大器整体增益优于33 d B,3 d B压缩点输出功率35 d Bm,其中第三级Doherty放大器峰值功率附加效率(PAE) 47. 9%,8 d B回退点的功率附加效率32. 7%。     

Doherty高效功率放大器的设计

根据Doherty技术设计并实现了运用于2010～2025MHz频段的高效率功率放大器。在设计Doherty放大器过程中采用了放大器单管双向牵引优化方法提高单管功率放大器效率,通过对晶体管的双向牵引(源牵引和负载牵引)仿真得到单管匹配优化网络,通过调节补偿线对Doherty放大电路进行整体优化设计。仿真结果表明,与传统的平衡式AB类放大器相比,在传输功率回退较大的高峰均比信号时,Doherty技术在功率附加效率上有10%左右的提高。得到实物测试结果为在输出功率回退6dB时,效率为30.1%,增益为9.9dB。该功率放大器结构简单,适用于无线通信领域。     

面向WiMAX的非对称Doherty功放研究与设计

针对经典Doherty结构在WiMAX应用中存在的某些缺陷,提出了一种大功率管和负载牵引技术相结合的方法,解决了经典Doherty实际输出功率小于其饱和功率的问题.设计了一款应用于3.4～3.6 GHz频段WiMAX基站的非对称Doherty功率放大器,在功率回退9.5dB的范围内,功率附加效率(PAE)均在45％以上.采用添加前置延迟线和输出补偿线的方案,改善了峰值功放的负载调制效应,降低了载波功放向峰值功放的功率泄露.     

一种高效率逆F类Doherty射频功率放大器

为了进一步提高射频功放的输出能力,基于GaN HEMT功率器件,采用平衡式结构设计了一款工作频率为3.3 GHz 3.6 GHz的高效率逆F类Doherty结构射频功放。参照功放管的寄生参数等效电路网络,为获得逆F类功放理想的开关特性,设计了具有寄生参数补偿作用的谐波控制网络来抑制功放输出端的二次、三次谐波,同时结合Doherty功放结构特点,使其在6 dB功率回退的情况下仍具有较高的输出效率。仿真后,可得到其在3.3 GHz^3.6 GHz工作频带内的输出功率在40.4 dBm^41.8 dBm内,PAE为66%~77%,最大DE达到82.6%,功率回退6 dB处,功放的DE仍在69%左右,增益平坦度约为±1.5 dB。     

A 90-nm CMOS Doherty power amplifier with minimum AM-PM distortion

A linear Doherty amplifier is presented. The design reduces AM-PM distortion by optimizing the device-size ratio of the carrier and peak amplifiers to cancel each other's phase variation. Consequently, this design achieves both good linearity and high backed-off efficiency associated with the Doherty technique, making it suitable for systems with large peak-to-average power ratio (WLAN, WiMAX, etc.). The fully integrated design has on-chip quadrature hybrid coupler, impedance transformer, and output matching networks. The experimental 90-nm CMOS prototype operating at 3.65 GHz achieves 12.5% power-added efficiency (PAE) at 6 dB back-off, while exceeding IEEE 802.11a -25 dB error vector magnitude (EVM) linearity requirement (using 1.55-V supply). A 28.9 dBm maximum Psat is achieved with 39% PAE (using 1.85-V supply). The active die area is 1.2 mm/sup 2/.     

A 2.4 GHz Fully Integrated Cascode-Cascade CMOS Doherty Power Amplifier

This letter presents the first CMOS Doherty power amplifier (PA) fully integrated on chip. The "cascode-cascade" amplifier architecture is proposed to get rid of the bulky power splitter and facilitate the integration. The quarter wavelength transmission lines are replaced by the lumped component networks such that the whole amplifier circuit can be squeezed into the die size of 1.97 times 1.4 mm². Fabricated in 0.18 mum CMOS technology, the 3.3 V PA achieves 12 dB power gain. The measured output power and power added efficiency (PAE) at P₁ dB are more than 21 dBm and 14%, respectively. The PAE at 7 dB back-off from P₁ dB is above 10% and the PAE degradation is less than 29%.     

准 单片连续B / J 类Doherty 功率放大器研制

文中采用准单片工艺研制了两级连续B/ J 类Doherty 功率放大器。采用非对称Doherty 架构,分析当 载波功放的阻抗逆变网络出现失配时,峰值功放非无穷输出阻抗对载波功放负载的影响,扩展了连续B/ J 类Doherty 功放的阻抗设计空间,在保持高回退效率的同时拓展带宽。该设计方法无需提取管芯的封装参数,摆脱对特定管芯 的依赖,更具有普遍性。测试结果表明,采用准单片工艺的2. 3~2. 7 GHz 频段连续B/ J 类Doherty 功率放大器输出 功率大于35 dBm,回退8 dB 漏极效率大于36%。     

基于GaN HEMT的高线性星载Doherty功率放大器设计北大核心CSCD

在射频通信链路中,功率放大器决定了发射通道的线性、效率等关键指标。卫星通信由于是电池供电,对功率放大器的工作效率要求比较高。文章基于GaN HEMT晶体管采用对称设计完成了一款高效率的Doherty功率放大器。测试结果表明:该Doherty功放的功率增益大于29 dB;1 dB压缩点功率(P_(1 dB))大于35 dBm;在35 dBm输出时,其功率附加效率(PAE)大于47.5%,三阶交调失真(IMD3)大于35 dBc;在功率回退3 dB时,其PAE大于37%,IMD3大于32 dBc。     

一种基于阻抗缓冲匹配技术的高效率Doherty放大器

为了在功率回退时满足功率放大器对高效率的要求,提出了一种采用阻抗缓冲匹配技术的Doherty功率放大器。通过负载牵引仿真,得到功放管的最佳基波和谐波负载阻抗。在此基础上,采用一种谐波控制阻抗匹配网络设计方法来设计主/辅路放大器的输出匹配网络,实现了高回退效率。为了验证该方法的有效性,设计并实现了一个1.635 GHz高效率Doherty功率放大器。测试结果表明,该放大器的饱和功率大于44 dBm,峰值效率为75%,6 dB功率回退时的效率为70%。该方法能有效提高Doherty功率放大器的回退效率。     

A +31.5 dBm CMOS RF Doherty Power Amplifier for Wireless Communications

A fully differential Doherty power amplifier (PA) is implemented in a 0.13-mum CMOS technology. The prototype achieves a maximum output power of +31.5 dBm with a peak power-added efficiency (PAE) of 36% (39% drain efficiency) with a GMSK modulated signal. The PAE is kept above 18% over a 10 dB range of output power. With a GSM/EDGE input signal, the measured peak output power while still meeting the GSM/EDGE mask and error vector magnitude (EVM) requirements is +25dBm with a peak PAE of 13% (PAE is 6% at 12 dB back-off). Instead of using a bulky lambda/4 transmission line, a passive impedance inverter is implemented as a compact lumped-element network. All circuit components are fully integrated on a single CMOS die except for an off-chip capacitor for output matching and baluns. The die size is 2.8times3.2mm² including all pads and bypass capacitors