系统原型验证平台助力SoC设计

系统原型验证是把IP提前在原型验证平台上验证通过后再进行芯片设计,它支持在FPGA上进行早期软硬件开发和测试验证,可提高SoC设计首次流片即成功的机率,缩短设计周期。     

基于ARM7TDMI的SoC芯片的原型验证

验证是SoC（系统芯片）设计的重要环节,FPGA原型验证平台能以实时的方式进行软硬件协同验证,缩短SoC的开发周期,验证系统级芯片软硬件设计的正确性,降低SoC系统的开发成本。本文介绍了基于ARM7TDMI处理器核的SoC芯片设计项目,提出相应的FPGA软硬件协同设计与验证的方案,并在此SoC芯片开发过程中得以实施,取得良好效果。     

基于FPGA的无线传感器网络SoC验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。针对8位无线传感器网络SoC的设计要求,提出了一种高度集成化的FPGA功能验证平台。描述了以FPGA为核心的SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。该验证平台结构简单,扩展灵活,提高了功能验证的效率和自动程度,缩短了开发周期,保证了SOC设计的可靠性。     

基于FPGA的ETC通信芯片验证平台的设计

为了降低ETC（Electronic Toll Collection,电子不停车收费）通信芯片的开发成本和周期,设计了一款基于FPGA的ETC通信芯片的验证平台,并分析了ETC通信系统的数据帧格式,系统组成单元,给出了本次设计构建的硬件平台和软件流程.基于该平台的ETC通信芯片LX5811A验证过程说明该平台具有较强的通用性、可重用性和可配置性,缩短了芯片的开发周期.该平台已成功应用于ETC通信系列芯片开发的设计流程中.     

基于ARM SoC的FPGA原型验证

ARM是目前SoC设计中应用最为广泛的高性价比的RISC处理器,FPGA原型验证是SoC有效的验证途径,FPGA原型验证平台能以实时的方式进行软硬件协同验证,从而可以缩短SoC的开发周期,提高验证工作的可靠性,降低SoC系统的开发成本.     

基于System Verilog DPI的ARM SoC虚拟调试验证平台的设计

提出和实现了一种基于System Verilog直接编程接口(DPI)的SoC调试系统验证平台.该平台利用DPI将GDB调试器和目标芯片的验证Testbench集成在一起,实现了ARM7 SoC调试系统的RTL级调试验证.验证平台能够在FPGA原型验证之前发现和定位调试系统的错误点.缩短验证周期和提高验证效率.     

芯片安全架构平台设计研究

通过CPU选型及架构评估,构建了SoC芯片安全架构研究平台,实现了软硬件设计、FPGA原型验证及ASIC物理设计.在该平台上,可灵活实现和验证各种SoC的功能,对SoC产品的攻击与防护技术的安全性进行研究和分析.     

多片大规模FPGA的ASIC原型验证平台快速设计方法

近年来,ASIC设计规模的增大,在带来实现高性能芯片系统可能性的同时,也带来了前所未有的芯片验证问题。一片容量最大的FPGA通常已不足以容下百万、千万门级的逻辑设计,将整个设计分割到多片FPGA中,FPGA之间通过AHB、APB、AXI及PLB等高速总线互联,成了大规模ASIC或系统级芯片（SoC）验证的唯一选择。多片大规模FPGA的ASIC原型验证平台的复杂度与规模迅速增加,在最短的时间内完成一次性成功的平台设计任务,这对系统工程师的设计方法提出了严峻的挑战。传统的设计方法几乎不可能满足苛刻的设计周期的要求。鉴于此,本文提出了一种新的多FPGA的ASIC原型验证平台的快速设计方法-采用Allegro FPGA System Planner（FSP）工具以及自主开发的宏脚本,该方法在管脚分配、页端口互联以及层次化设计的顶层处理等方面都能自动实现,与传统方法比,只需要约1/4的原理图设计时间,自动化程度高,不易出错。     

基于TotalRecall技术ASIC的FPGA原型验证

芯片设计中一个非常重要的环节是验证.随着FPGA技术的迅速发展使基于FPGA的原型验证被广泛的用于ASIC的开发过程,FPGA原型验证是ASIC有效的验证途径,但传统FPGA原型验证的可视性非常差.为了解决传统FPGA原型验证可视性的问题,验证工程师采用了结合TotalRecall技术的FPGA原型验证方法对一款鼠标芯片进行验证.获得该方法不仅能提供100％的可视性,还确保FPGA原型验证以实时硬件速度运行.该方法创新了ASIC的验证方法学.     

硬件辅助验证产品解读之FPGA原型验证系统VS硬件仿真器

<正>0引言本文对FPGA原型验证系统和Emulator硬件仿真器进行全面的分析和比较。先简要地回顾一下FPGA原型验证系统的应用场景,并与Emulator硬件仿真器应用场景作对比。1 FPGA原型验证系统FPGA原型验证系统的主要应用场景是“芯片设计过程中搭建软硬件一体的系统验证环境”：一是芯片流片回来前为软件团队提供调试驱动软件的平台,加速芯片上市时间;     

基于ARCA3 CPU的嵌入式SoC的FPGA原型验证

基于FPGA的验证是SoC功能验证的有效途径,建立一个基于FPGA的原型验证系统已成为SoC验证的重要方法.ARCA3是一种高性能、低功耗,国产的嵌入式微处理器.在ARCA3和AMBA架构上集成存储器控制器等IP核和外设,构建一个嵌入式SoC,并在FPGA上实现SoC的原型验证系统和软硬件协同验证环境.在FPGA原型机上运行Bootloader和操作系统,验证整个系统硬件的可操作性和软硬件之间的交互.基于FPGA的原型验证系统的实现可以快速验证基于ARCA3的各种抽象层次的IP核和开发基于ARCA3的软件应用.     

基于FPGA的ARM SoC原型验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。     

Validation Study of LPDDR2 SDRAM Based on TD-LTE Baseband chip

In recent years,as China has finished the updating of the fourth generation of network,for guaranteeing the information security of the state,communication chip with complete independent intellectual property right must be possessed to support the advancement of such project.TD-LTE Baseband Chip is a super-large-scale integrated circuit designed basing on SOC,which needs to carry out coding,etc to the transmitted baseband signal,or carry out decoding,etc to the received baseband signal.LPDDR2 SDRAM is used in the chip design process due to its low power dissipation,high capacity and high reliability.As PHY in the controller architecture of LPDDR2 SDRAM adopts hard core design,it cannot be achieved in Virtex-7 2000T prototype verification platform.This design mainly builds on such prototype verification platform to propose the verification scheme of LPDDR2 SDRAM controller in TD_LTE baseband chip,so as to guarantee that prototype verification in FPGA can be carried out by TD_LTE baseband system,and meanwhile high capacity storage space can be provided to the system.     

一种无源UHF RFID电子标签验证开发平台

提出了一种符合ISO/IEC 18000-6B标准的无源UHF RFID电子标签验证开发平台,其工作在915MHz ISM频带下.该平台有效减少了设计开发时间及成本,并实现了电子标签的快速原型设计.该平台包括RFID模拟前端以及采用Altera ACEX FPGA实现的标签控制逻辑.RFID模拟前端采用Chartered 0.35μm 2P4M CMOS工艺进行流片,包括本地振荡器、时钟产生电路、复位电路、匹配网络和反向散射电路、整流器、稳压器以及AM解调器等,通过调整FPGA中的标签控制逻辑,该平台实现了快速、灵活而高效的RFID验证开发.     

一种FPGA验证系统串口通信的实现方法

介绍了一种为特定芯片设计的FPGA验证系统的设计方法,根据验证的需要,该FPGA验证系统包括FPGA、存储器接口电路、编程器接口电路和一些辅助的外设电路,其中比较重要的编程器部分由51单片机实现,在Windows环境下利用VC 6.0中的MSComm控件实现了PC机与编程器之间的串口通信.利用该FPGA验证系统,大大缩短了芯片的设计周期,提过设计效率,同时也节约不少成本,有一定的实践意义.     

H.264/AVC硬件解码器设计及其验证策略

提出了一种H.264/AVC硬件解码器的SOC/ASIC设计方案,并在实现电路的基础上,重点分析了基于文中的硬件设计方案的验证策略。该设计方案已经在基于FPGA的验证平台上通过功能原型验证,结果证明,这是一个完全可行的H.264/AVC硬件解码设计方案。     

The Implementation of an Amplitude-Locked Loop for Digital Communication Chip Design

The purpose of a communication system is to transmit an information-bearing message signal through a channel that separates a transmitter from a receiver. The modulated carrier is often induced and interfered with by various noise sources. The co-channel separation system is a demodulation process function that operates at the same carrier modulation system. Here, we adopted the field-programmable gate array (FPGA) design platform configuration to develop, implement and achieve co-channel separation for an amplitude-locked loop demodulation chip-design digital system with additive white Gaussian noise interference. In this paper, the compact reconfigurable I/O built-in FPGA chip system is integrated and applied to obtain the cross-field relevant integration function for communication and chip-design system via programming in a graphical language. Additionally, the FPGA chip-design system runs all of the program code in hardware and provides high reliability and determinism. This cross-field ideal is adopted to save time and reduce complexity in the design development of a custom circuitry system. The FPGA chip-design system described in this paper is also used to achieve a digital communication chip prototype design model, followed by presentation of the steps necessary for building and program verification. The communication and chip-design concept may provide very useful physical applications for the industry.     

64位CPU的FPGA原型验证

验证是IC设计中非常重要的一个环节。为了在功能验证时达到更快的验证速度,引入了FPGA原型验证。首先介绍了FPGA的原型验证基础,然后重点说明了64位CPU的FPGA原型验证的具体实现。其中主要包括基于验证平台的代码转换、综合、实现、配置及调试等。在充分的测试后,增加了CPU功能的完整性和正确性。本文对于验证设计有重要的指导意义。