异步FIFO中存储单元的分析设计

从异步FIFO的一般结构入手,重点对异步FIFO中的双端口RAM存储器进行了分析,深入研究了存储单元的读写工作原理,以此得出各单元管子参数设计的尺寸要求以及管子单元比(CR),并根据0.35μm CMOS工艺设计出了1k×9bit的异步FIFO,其读取速度约为10ns。     

异步FIFO的VHDL设计

给出了一种利用格雷码对地址编码的异步FIFO的实现方法,并给出了VHDL程序,以解决异步读写时钟引起的问题。     

异步FIFO的Verilog设计

介绍异步FIFO的基本结构和工作原理,分析异步FIFO的设计难点及其解决办法,在传统设计的基础上提出一种新颖的电路结构,用verilog描述并对其进行综合仿真并在FPGA上实现,得到较好的性能.     

Camera Link接口的异步FIFO设计与实现

介绍了异步FIFO在Camera Link接口中的应用,将Camera Link接口中的帧有效信号FVAL和行有效信号LVAL引入到异步FIFO的设计中。分析了FPGA中设计异步FIFO的难点,解决了异步FIFO设计中存在的两个关键问题:一是尽量降低电路中亚稳态的出现概率;二是如何产生空、满等相应的控制信号。为Camera Link接口提供了稳定的视频数据及控制信号。     

异步FIFO控制器的设计

异步FIFO是一种先进先出电路,可以有效解决异步时钟之间的数据传递。通过分析异步FIFO设计中的难点,以降低电路中亚稳态出现的概率为主要目的,提出了一种格雷码计数器的技术,通过仿真验证,有效地实现了异步FIFO控制器的设计。该设计将大大提高工作频率和资源利用率。     

双口RAM与FIFO芯片在数据处理系统中应用的比较

利用双口ＲＡＭ和ＦＩＦＯ二种芯片实现流水线工作的电路结构,比较了它们各自的优缺点,指出了应用中应注意的问题。     

高速异步FIFO的设计和实现

本文介绍了一种新型异步FIFO的设计和ASIC实现,与传统的格雷码作异步FIFO指针的方法不同,该FIFO实现方案采用了一种移位码,在避免了亚稳态出现的同时缩短了关键路径,提高了工作频率。本设计采用Verilog硬件描述语言实现,具有良好的可移植性和设计灵活性。最后,给出了系统的综合实现结果。     

一种并行异步FIFO控制算法设计

在多种电子系统设计中,不同时钟域之间的数据传递问题往往给设计者带来严重的设计瓶颈,而采用FIFO电路可以有效的解决这一问题。因此提出了一种工作速度高、可靠性好和设计简单灵活的并行异步FIFO控制算法。把FIFO控制算法分为两部分:写FIFO控制算法和读FIFO控制算法,分别做了详细的分析和讨论。测试结果表明该算法工作原理简单,性能稳定可靠。     

基于FPGA的异步FIFO设计与实现

异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点,使得整个系统可靠性高和抗干扰能力强,系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构,使得系统具有良好的可扩充性。     

异步FIFO的FPGA实现

本文提出了一种用FPGA芯片实现异步FIFO的方案，重点强调了异步FIFO握手信号FULL、EMPTY的设计，并用VHDL语言给以实现。     

异步FIFO的设计与验证

多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个难题。传统的异步FIFO设计采用同步读写地址后比较产生空满标志的方法,面积大、工作频率低。针对这些问题,文章提出了一种新的异步FIFO设计方案,它改进格雷编码电路,提高异步FIFO的工作频率,用先比较读写地址产生空满标志,再同步到相应时钟域的方法避免使用大量的同步寄存器,减小面积空间。EDA综合及FPGA验证的结果均表明,改进后异步FIFO的性能有了显著提高。     

高速异步FIFO的设计与实现

本文主要研究了用FPGA芯片内部的EBRSRAM来实现异步FIFO设计方案,重点阐述了异步FIFO的标志信号--空/满状态的设计思路,并且用VHDL语言实现,最后进行了仿真验证.     

基于FPGA的异步FIFO设计

在现代集成电路设计中,一个系统往往包含了多个时钟,如何在异步时钟间传递数据成为一个很重要的问题,而使用异步FIFO可以有效地解决这个问题。异步FIFO是一种在电子系统中得到广泛应用的器件,文中介绍了一种基于FP-GA的异步FIFO设计方法。使用这种方法可以设计出高速、高可靠的异步FIFO。     

异步FIFO结构及FPGA设计

首先介绍异步FIFO的概念、应用及其结构，然后分析实现异步FIFO的难点问题及其解决办法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。     

基于FPGA的异步FIFO设计

在现代集成电路设计中，一个系统往往包含了多个时钟，如何在异步时钟间传递数据成为一个很重要的问题．而使用异步FIFO可以有效地解决这个问题。异步FIFO是一种在电子系统中得到广泛应用的器件．文中介绍了一种基于FPGA的异步FIFO设计方法。使用这种方法可以设计出高速、高可靠的异步FIFO。