共查询到17条相似文献,搜索用时 171 毫秒
1.
针对目前对图像采集处理系统的高速性和便携性的要求,设计了一套基于DSP、FPGA和ARM9的实时图像采集处理系统.该系统主要利用FPGA的SoPC系统定制NiosⅡ软核处理器及相关外设IP核来完成图像数据的采集和存储.DSP通过EMIF接口和EDMA接口完成数据的搬移和图像处理的算法.ARM作为主机,通过HPI接口与DSP进行数据通信.结果表明,该平台工作性能稳定,处理能力强,能完成算法的数据处理并对数据实时显示,适用于自动循迹、模式识别等高速数据采集的应用场合. 相似文献
2.
3.
4.
基于FPGA和DSP的高分辨率图像采集系统 总被引:2,自引:0,他引:2
介绍了一种高分辨率图像数据采集系统的实现方案.该方案采用了现场可编程门阵列(FPGA)数字信号处理器(DSP)的体系结构,利用FPGA实现图像数据检测、采集、缓冲、预处理,并协调系统各部分的工作,利用DSP对图像数据进行JPEG压缩,通过PC104总线将压缩后的数据上传至主机.该方案中,由FPGA控制的高速大容量同步动态随机存储器(SDRAM)作这图像数据的帧存,解决了高分辨率图像采集中容量和速度上的问题,SDRAM分时供FPGA和DSP访问的机制提高了数据存取的效率.JPEG压缩方法大大降低了数据传输所需的带宽并减少了存储所需的容量.该系统能够对高至2 048×1 536的多种分辨率的图像实现数据采集和压缩. 相似文献
5.
周新淳 《计算机测量与控制》2017,25(8):210-213
为了提高对实时信号采集的准确性和无偏性,提出一种基于DSP+FPGA的实时信号采集系统设计方案。系统采用4个换能器基阵并联组成信号采集阵列单元,对采集的原始信号通过模拟信号预处理机进行放大滤波处理,采用TMS32010DSP芯片作为信号处理器核心芯片实现实时信号采集和处理,包括信号频谱分析和目标信息模拟,由DSP控制D/A转换器进行数/模转换,通过FPGA实现数据存储,在PC机上实时显示采样数据和DSP处理结果;通过仿真实验进行性能测试,结果表明,该信号采集系统能有效实现实时信号采集和处理,抗干扰能力较强。 相似文献
6.
随着人们对视频分辨率的要求越来越高,需要采集、压缩的数据量也越来越大,因而需要在视频数据采集时作一定预处理,减轻数字信号处理器DSP的负担,以便实时地压缩视频数据.而如何转换视频数据格式、提高DSP读取数据的速度、减少DSP与存储器的交换次数,成为视频数据采集预处理部分要解决的关键问题.提出了三种以高性能、高集成度现场可编程器件(FPGA)为核心控制部件,并配以同步或异步存储芯片来完成视频数据采集预处理的方案,它们都不同程度地提高了压缩系统的性能,其中处理高分辨率图像压缩时,FPGA FIF0 SRAM采集方案效果最佳. 相似文献
7.
8.
为使脑一机接口技术(brain-computer interface,BCI)面向实用化、产品化,建立便携式的处理平台成为重要研究问题;系统采用现场可编程门阵列(FPGA)控制VGA显示器,设计了多功能视觉诱发刺激器,实时在线产生多种组合模式的刺激信号,诱发稳态视觉诱发电位;信号采集后放入到数字信号处理器(DSP)中,经过FIR滤波和FFT算法的处理后,得到辨识度较高的视觉诱发电位信号,并由无线将数据发送给STM32处理器,在LCD触屏上实时显示;实验结果表明系统实时采集、处理、显示脑电信号,相对于目前的BCI系统实现了多平台的便携式。 相似文献
9.
用FPGA实现高冲击过程中的加速度数据回收 总被引:1,自引:3,他引:1
FPGA(现场可编程逻辑门阵列)用做高速数据采集系统的主控制器具有单片机、DSP等通用CPU所不具备的特点:并行执行、速度快、低功耗等。基于FPGA的数据回收系统可以对高冲击过程中的加速度值进行实时采集回收。数据回收系统的设计采用自顶向下的模块化设计方法,对每个功能模块的设计进行了说明,最后对系统进行了实验验证。 相似文献
10.
结合光学综合孔径原理样机的性能与功能需求,设计一种由现场可编程门阵列(FPGA)与数字信号处理器(DSP)组成的计算与控制系统。FPGA负责多通道高速数据采集与并行流水预处理,DSP完成数据的并行计算并实现闭环控制。在计算与控制系统闭环后,同时进行3个通道图像的实时采集与预处理,并完成相关计算与实时闭环控制。在原理样机上进行的开闭环实验结果表明,该系统闭环时3个子望远镜的图像偏移量均方根值仅为开环时的5%,且能够保证各子望远镜稳定地干涉成像。 相似文献
11.
12.
基于FPGA的高速采样缓存系统的设计与实现 总被引:1,自引:0,他引:1
为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明:在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。 相似文献
13.
14.
基于DSP+FPGA结构图像处理系统设计与实现 总被引:16,自引:4,他引:16
为了实现视频图像的实时处理,采用基于DSP FPGA的线性流水阵列结构,用现场可编程门阵列FPGA对采集的视频数字图像做预处理,并结合大规模可编程逻辑阵列CPLD进行逻辑控制,实现了视频图像的采集和目标提取的视频数字图像处理系统。介绍了该视频图像处理系统的硬件组成、工作原理和各种视频跟踪算法的应用。该系统与计算机联结,配以适当的图像处理软件和开发系统,即可形成一个通用的实时图像处理平台。 相似文献
15.
16.
数字图像处理算法评估系统的硬件设计 总被引:1,自引:1,他引:0
为了能对不同的数字图像处理算法进行评估,采用了USB2.0总线技术传送数字图象数据到数字图像处理系统,在硬件设计上采用DSP+FPGA来完成图像处理任务。整个系统具有处理能力强,重现性好,能完成各种图像处理算法评估。 相似文献
17.
为了改善传统数据采集系统运算能力差、分辨率低、可靠性低等缺点,结合Δ-Σ技术和FPGA,设计了一种多通道、高分辨率、宽动态范围的新型数据采集系统。提出了一种由Δ-ΣA/D转换芯片、高性能FPGA和DSP组成的数据采集系统方案及其硬件电路实现方法。系统利用A/D器件对信号进行滤波、放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号进行电路控制及实现数据缓存、数据传递等功能,由高速DSP芯片核心控制,对采样数据进行实时处理。系统能实现24位高分辨率、宽动态范围的信号数据采集与高速实时处理,可用于电压、电流、温度等参量的采集系统中。 相似文献