一种基于SVD的LTE系统信道估计算法*

针对长期演进系统中采用块状导频的上行物理信道,提出了一种基于奇异值分解的频域插值算法.与传统的插值算法相比,该算法利用上行物理信道的信道矩阵在时域与频域的变换关系,通过矩阵运算理论推导出导频符号对数据符号的插值实现公式,适用于上行各种导频分布样式.仿真结果表明,该算法在不增加实现复杂度的情况下,可以保证优良的信道估计性...     

LTE上行信道交织与解交织的研究及DSP实现

详细分析了PUSCH信道交织的具体过程,并根据定点TMS320C6455的特点,提出了一种简单的PUSCH信道交织与解信道交织实现方案.将程序在CCS3.3中运行,利用MATALAB软件验证了该方案的可行性和高效性.     

LTE系统eNodeB端PHICH信道的研究与实现

通过对eNodeB端PHICH信道的研究,结合上行链路的同步非自适应的HARQ技术,提出了一种发送PHICH承载的上行数据HARQ的ACK/NACK的DSP实现方案。该方案已经在TMS320C64×DSP中实现。将该方案应用于LTE-TDD无线综合测试仪表的开发中,实际运行验证了该方案的可行性、高效性。     

DSP芯片中双通道DMA的研究与设计

在DSP芯片中采用DMA技术,可将DSP从数据传输任务中解放出来,专门从事复杂的信号处理任务,提高系统整体性能。文中介绍一种高性能32位双通道可编程DMA控制器的设计,重点讨论了该DMA的主要功能、设计构思、控制单元及主要部分的电路实现。通过对具体电路的分析和讲解把相应功能模块进行了介绍。通过在Cadence(R)NC-verilog上的仿真结果检测了DMA工作正确性。     

DSP6711应用中BootLoader的改进设计

在图形控制电路设计中,选用TI公司的TMS320C6711D数字信号处理器和图形控制芯片进行图形设计,并以汉字方式显示文字信息等,达到了良好的人机功效.对TMS320C6711D数字信号处理器的BootLoader的应用进行了论述.     

一种LTE系统中减少PDCCH盲检次数的方法

重点研究了长期演进LTE(Long Term Evolution)系统的物理下行控制信道PDCCH(Physical Downlink Control Channel)盲检算法。通过对目前盲检算法的分析,提出了一种通过改变第一个搜索等级和改变选取下一搜索等级方式的改进算法。对两种算法的性能进行了仿真比较,结果表明,改进后的盲检次数比改进前的盲检次数要少,改进算法可行、有效。     

一种LTE系统中计算CFI值的方法*

重点研究了LTE系统中存在承载PDCCH(physical downlink control channel,物理下行控制信道)传输的信息冗余和PDCCH盲检效率较低的问题,提出了一种改进的计算CFI值的方法。该方法按照速率匹配值的降序为各个PDCCH分配1/2/4/8个CCE(control channel element,控制信道元素),再复用各个PDCCH。仿真结果表明该方法能够有效地消除冗余信息,减少PDCCH盲检的平均次数。     

LTE系统中Turbo编码的研究与DSP实现

通过对常用Turbo编码原理的研究分析,提出了一种简单有效的Turbo编码实现方案,该方案已经在TMS320C64× DSP中实现.将Turbo编码程序在CCS3.3中运行,验证了方案的可行性、高效性.该方案已应用于LTE-TDD无线综合测试仪表的开发中.     

基于FPGA和DSP的并行数据采集系统的设计

在双模信号处理和补偿装置的设计中．提出了一种高速、并行、多通道、可扩展的数据采集方案。该方案将FPGA映射到DSPEMIF的一段地址空间．用FPGA完成数模、模数转换芯片的时序控制和转换数据的缓存，DSP通过对FPGA的访问．间接控制A/D芯片完成对多输入模拟信号的并行采集。本文着重介绍了数据采集系统的设计思想．实现A／D．D／A芯片控制的FP—GA各个功能模块和FPGA的仿真结果．     

基于传输分集信号检测的TD-LTE系统PDCCH解资源映射的算法研究

TD-LTE系统有传输分集和空间复用两种传输模式。对于PDCCH（physical downlink control channel, 物理下行控制信道）的信号检测采用传输分集模式。传统PDCCH的解资源映射是以REG（resource element group, 资源粒子组）为单位, 并且要考虑参考信号, 导致接收端计算量大大增加。提出一种改进算法, 在信号检测时去除参考信号, 进入解资源映射模块时即可以四元符号组为单位完成解资源映射, 使计算量大大降低。该方案的可行性、高效性在TD-LTE射频一致性测试系统的开发中得到了验证, 并实现于TMS320C64×DSP中, 使系统性能得到了改善。     

基于高速外设模块的多核DSP与FPGA通信系统设计

详细介绍了TI公司TMS320C6678多核DSP高速外设模块EMIF16(外部存储器接口)的功能及特性,利用EMIF模块扩展存储空间大、通信速度快、硬件接口电路简单、性能稳定等特点,设计并实现了一种基于EMIF模块的DSP与FPGA异步通信接口,重点描述了接口通信系统架构设计和具体软件实现。测试验证表明基于该接口可进行DSP与FPGA之间多种格式数据传输,接口运行稳定可靠,扩展了TMS320C6678多核DSP处理芯片与外部器件通信系统接口的设计方式。     

基于DSP和FPGA的1553B总线接口电路设计

文章对1553B总线接口系统进行深入的研究,采用DSP+FPGA技术设计了总线接口系统;DSP和FPGA之间采用EMIF接口进行通信,DSP实现数据控制,FPGA实现1553B通信协议;通过DSP的RS232接口连接PC机对系统进行测试,通过测试系统能实现1553B总线的3种工作模式;该系统的控制结构简单,可靠性高,扩展性好,具有一定的通用性。     

高速数据交换的FPGA实现

针对数字信号处理系统前端数据采集与后端信号处理之间的数据流传输效率问题,介绍了基于RapidIO协议和Aurora协议在FPGA上实现高速数据交换的设计方案。该交换模块采用Aurora协议与光纤传输结合实现高速数据采集的点到点通信,并利用RapidIO协议的高效率解决数据高速交换问题。验证结果表明该方法在数据传输效率上达到了预先设计指标,其对提高数字信号处理系统处理带宽、改进系统性能具有较大的意义。     

FPGA与DSP的高速通信接口设计与实现

对ADI公司TigerSHARC系列的两种典型DSP芯片TS101[1]和TS201[2]的链路口性能进行了分析和比较,并给出了FPGA与这两种DSP芯片通过链路口进行双工通信的设计,为FPGA+DSP实时处理系统的内部数据通信提供了更加稳定和完善的通道。     

基于VxWorks和FPGA的授时系统设计与实现

时间同步是海洋石油地震勘探中各系统协同工作的前提,同步精度直接影响着地震数据的精度。设计了一套基于嵌入式实时操作系统VxWorks和FPGA的授时系统,精度优于50us。该系统采用工控VME机箱作为各模块载体,基于GPS时间源和FPGA三级计时器进行精准时钟守护;软件基于VxWorks设计,详细介绍了基于SNTP协议的网络时间服务编程方法;同时基于GPIO设计了一套通讯协议实现软件模块和FPGA模块的通讯。该系统在中国海洋石油物探船上实际应用结果表明：授时精度满足海洋石油勘探的时间同步精度要求,长时间且稳定的提供时间服务满足可靠性要求。在不失实时性和精度的前提下,该系统采用了模块块化设计,良好的扩展能力,使之易于扩展出具有时间标定或时间服务的应用系统。     

基于FPGA和EMIFA的SPI控制器系统设计

为了在现有C6000系列DSP芯片上扩展多路SPI外围设备,提出了一种基于FPGA和EMIF接口的多路SPI控制器系统方案。该方案采用C6000系列DSP上的EMIF接口与FPGA进行数据交互,扩展出多路SPI控制器。在FPGA上实现了接口模块、寄存器读写模块以及多路通用SPI模块。在ModelSim环境下对所设计的SPI控制器进行了仿真实验,仿真结果表明SPI控制器可以进行全双工通信。随之,在DSP-FPGA集成计算机上进行了实物测试,扩展的SPI控制器外接具有SPI接口的CAN控制器芯片MCP2515,通过扩展的SPI控制器控制MCP2515的数据收发,测试结果显示DSP可以通过MCP2515与其它CAN设备进行通信,扩展的SPI控制器工作正常。     

基于SDRAM的DSP片外高速海量存储系统设计

介绍了使用同步动态RAM(SDRAM)扩展(TMS320C6201DSP系统外部存储空间的设计方法,讨论了C6201的EMIF(Extermal Memory Interface)与SDRAM的硬件接口实现并给出配置程序。而且详细介绍了基于IS42SI6400SDRAM芯片的某数字信号处理系统DSP片外高速大容量同步存储系统的具体实现方案。     

个人防火墙系统内部模块间通讯的设计与实现

本文主要分析和设计了防火墙系统内部各主要模块之间实现通讯的接口,详细说明了各接口代码、参数的意义和作用,用最精简的代码提高了包过滤防火墙的性能,能更好地保证网络信息的安全。