高速大容量固态存储器设计

为满足信息的高速大容量存储需求,提出基于闪存(FLASH)的固态存储器设计方法。介绍FLASH的结构、存储操作的实现方法和高速存储等相关技术。以通用串行总线和现场可编程门阵列(FPGA)可编程设计为基础,通过FPGA对多片FLASH的编程控制实现高速大容量存储。仿真结果证明,该方法能实现80 MB/s的数据记录速度和20 MB/s的数据回放速度,以及256 GB的存储容量。     

一种基于FPGA和PCI总线的天文图像实时采集与处理系统的设计

提出了一种基于FPGA和PCI总线的天文图像实时采集与处理系统设计;其包括硬件结构、FPGA数据获取和传输逻辑.该系统能够在FPGA中实现对最高峰值是660 MB/s,均值为200 MB/s,帧速率是2500 帧/s的高速CMOS相机天文图像数据的实时采集和处理,并由桥接芯片PCI9656通过PCI总线传输给PC机进行进一步处理.     

基于PCI Express的闪存存储系统设计

通过采用PCI Express接口,应用并行和流水线技术,提高存储系统的读写速率。设计闪存映射层算法,在不降低系统读写性能的基础上易于管理数据。该方案在Virtex 5 FPGA上实现,并对其性能进行测试,结果表明,数据连续写速率达到400 MB/s,读速率达到500 MB/s,能满足高端应用的需求。     

基于PCIe总线的卫星导航信号传输系统设计

为了满足高精度软件接收机对卫星导航中频信号传输系统的新要求,设计了一种基于PCIe总线的传输系统.该系统以Virtex-5 FPGA为核心控制器件,以DMA方式通过4通道PCIe接口传输导航卫星数据.详细介绍传输系统AD模块、DMA控制模块、中断模块等核心模块的FPGA实现方法.经过测试与验证,系统读写速率分别达到了800 MB/s和650 MB/s,可以满足不同层次导航软件接收机对原始导航数据的需求.     

基于FPGA控制的IDE磁盘阵列设计

设计了一种基于FPGA控制的高速数据存储系统。该系统采用FPGA实现了对四个符合ATA-6规范的、RAID0配置的IDE磁盘阵列的管理,并配合四个SDRAM实现对数据的高速稳定存储。该磁盘阵列同时挂四个IDE硬盘,平均数据流达到200MB/s,峰值传输速率达到800MB/s,也可以扩展更多硬盘,构成大容量的磁盘阵列。     

基于FPGA和USB2.0协议的通用数据传输设计

FPGA因其具有高度的灵活性与强大的数据处理能力而被广泛应用于数据采集与处理系统中。USB2.0因其数据传输速率快和接口的多样化而广泛使用。以USB2.0控制器CY7C68013A为接口设计和实现了上位机与FPGA中FIFO与寄存器之间的读写。经测试表明,该设计达到了47 MB/s的数据传输速率,接近USB2.0控制芯片的最高速率48 MB/s。     

基于FPGA的超高速雷达信号实时采集存储系统

采用服务器作为采集主控设备,利用多个硬盘组成磁盘阵列作为存储设备,并制作了一块基于FPGA的超高速雷达信号采集PCI卡。系统以FPGA为采集的核心控制芯片,并在FPGA内部实现了64位/66MHz的PCI接口逻辑,无需专用接口芯片,简化了电路板设计,提高了系统的灵活性。该系统数据传输总速率可高达528MB/s,实时流盘速度可达150MB/s,存储容量可扩展至1000GB以上。     

基于FPGA的高速数据存储系统优化设计

针对遥测系统数据记录装置中数据传输速率与存储速率不匹配的问题,提出Flash的并行存储方案,采用交替双平面的编程方式可以使得存储器的存储速率达到单片Flash最高存储速率的2倍,即60 MB/s;对控制单元FPGA内部双端口RAM的逻辑设计进行改进,解决了数据存储异常的现象。在数据回收方面,提出了多备份的设计思想和备用读数接口的设计方案,已在工程应用中得到成功实践,验证了该数据记录装置的可靠性。     

基于TIADC的信号采集记录卡

目前的信号采集系统的采样和实时记录速率只有每秒几十兆,远不能满足对信号进行实时、连续、高速、高精度采集记录的需求。针对该问题,设计并实现一种基于时间交错模数转换器的信号采集记录卡,可以实现14位200 MS/s的数据采集,有效的无杂散动态范围超过80 dBc,可实现400 MB/s持续实时的数据记录。     

基于FPGA的USB3.0通信架构设计与实现

针对USB设备与主机通信存在的带宽瓶颈问题,设计一款基于USB3.0协议的高速通信架构,为嵌入式设备与PC之间的USB数据高速通信提供一种可选方案。本设计采用Cypress的EZ-USB FX3芯片作为USB的外设控制器,以FPGA作为整个硬件系统的主控芯片,通过对FPGA硬件系统进行设计,对设备固件进行设计与调优,该架构支持USB 2.0/3.0接口自适应,能够实现主机、国产嵌入式CPU、SRAM之间的两两可变帧长通信,硬件传输速度达到360 MB/s,数据连续传输速度达到148 MB/s。     

Selection assistant system for gate array user

The problem of selecting the most suitable gate array for a design simply arises from the abundance of choices and the lack of commonly adopted and well defined criteria. This is a particularly difficult problem for an inexperienced gate array user. The selection assistant system described resorts to expert-system techniques to make the selection process transparent to a user. The system establishes user requirements either through interactive dialogue or automatic extraction from a schematic. Selection criteria are divided into electrical and technical aspects. Examples of the former are delay, gate count, etc., whereas those of the latter are computer facilities, price, etc. As the system is designed to be adaptive, the knowledge base can be modified and fine-tuned. It is suggested that the system should be tailored to a specific working environment in practical use.     

阵列式脉象传感器的设计与制作

提出了一种用微机电系统(MEMS)技术应变传感器阵列探头客观细腻地采集人体脉象的新思路。探头采用直接腐蚀出电阻条的技术,具有工艺简单、成本低廉、电阻变化率高、工作可靠等优点。对设计进行了理论计算和优化,并用有限元分析软件ANSYS8.0进行了结构和电耦合场仿真,模拟悬臂梁端点位移对电阻变化的影响。当悬臂梁末端位移变化为50μm时,电阻变化率模拟结果为18.84%,与理论计算值19.67%符合得很好。     

Fuzzy reliability of an iSCSI-based disk array system

iSCSI is a newly emerging protocol with the goal of implementing the storage area network （SAN） technology over TCP/IP, which brings economy and convenience whereas it also raises performance and reliability issues. This paper presents a implementation of iSCSI-based disk array system, and then analyzed the reliability of this system by combination of fuzzy logic and Markov modeling. This reliability method is a technique for analyzing fault tolerant designs under considerable uncertainty, such as is seen in compilations of component failure rates, the presented model provides the estimation of the lower and upper boundary of iSCSI-based disk array system with a single run of the model.     

岩石饱和度阵列耦合谐振器的研究

大多岩石饱和度检测设备存在精度低、结构单一的问题,依据岩石含水量与介电常数之间线性关系,设计一种以耦合微带环阵列结构的饱和度谐振检测系统.根据岩石介电常数变化,微带环产生不同谐振频率和Q值求,通过谐振参数反演岩石介电常数求得饱和度.研究工作包括微带环结构设计仿真,阵列结构设计,系统硬件设计.岩石样本测试显示阵列结构具有更高精度,误差＜0.95％.这种新型阵列传感器系统精度高、体积小适合岩石饱和度检测.     

时域天线阵的测试及其结果分析

将时域天线组成阵列是改善超宽带雷达技术性能一条行之有效的途径;研究时域天线阵辐射或接收的波形变换和畸变规律．是十分必要的;利用虚拟仪器技术,采用1．abView软件平台,使用模块化设计思想．实现一套慕于示波器和转台协调工作的时域天线阵自动测试系统的设计;通过对灭线阵测试结果进行分析,并与FDTD的仿真结果进行对比,得出关于时域天线阵有价值的结论。     

存储系统中的局部修复阵列码模型

对于单容错和双容错的存储系统,在磁盘修复过程中发生的任何故障都可能引起数据丢失,导致修复失败,保证数据的修复效率对于存储系统的可靠性至关重要。RDP码在进行单盘故障修复时使用混合恢复算法能减少25%的读取总量,但是在进行双盘故障修复时需读取所有的元素。针对目前难以同时提升单双盘故障修复效率的问题,对RDP码进行拓展,提出了一种具有局部修复性质的阵列码模型——DRDP码。DRDP码在RDP码的基础上将部分数据列按水平线进行异或计算生成局部水平校验列,并将其参与到全局校验列的编码计算中,从而缩短了修复链,使其拥有局部修复的功能。通过理论分析,DRDP码拥有良好的编译码复杂度和更新效率,大幅节省了单盘故障修复读取开销,并对双盘故障修复读取开销进行了优化,同时能修复75%三盘故障的情况。实验结果表明,与RDP码、LRRDP码和RDP(p,3)码相比,DRDP码的编码时间可节省8.23%～32.89%、单盘故障修复时间可节省7.08%～35.01%、双盘故障修复时间可节省5.07%～29.26%。     

测量绝缘纸板微水分分布的电容阵列式传感器

由于变压器绝缘纸板中的微水分影响其介电特性,用介电测量方法可以得出纸板内的微水分分布。为此,开发了一种16个边缘场电容测量单元的阵列式微水分传感器,通过轮流使用各测量单元可获得被测纸板纵向分布的对应复介电系数,进而转换为各处的水分质量分数,由该传感器构成的测量系统可以用于纸板干燥过程中在线监测纸板的水分分布变化,其使用效果得到试验证实。介绍了该传感器的原理、结构及测量系统的构成。     

基于MEMS技术的微型磁性开关阵列

为了在二维微驱动系统中实时检出磁性移动块的存在位置 ,提出并试制了一种基于MEMS工艺的微型磁性开关阵列 ,它作为一种位置传感器通过扫描查询方式工作。对该传感器的工作原理、制做工艺做了详细的描述 ,并给出了一些实验结果。     

基于阵列时延系统的振源方位估计

为了有效地实现振源方位估计,设计了由三个加速度传感器组成的三角形阵列时延系统;分别推导了基于单三角形阵列的定向算法及基于双三角形阵列的定距算法,并且分析了单三角形阵列时延系统的定向精度,从而探讨了单三角形阵列的定向精度与双三角形阵列的定距精度之间的关系;最后通过实验,验证了单三角形阵列对振源方位估计及双三角形阵列对振源距离估计的有效性。