使用改进的心动阵列结构实现RSA 公共密钥算法

本文介绍了一种RSA算法的电路实现结构。该结构是对心动阵列结构的改进，对心动阵列结构的核心模块长加法模块进行了循环复用，在大幅度降低电路面积的情况下，运算速度没有明显的降低。用Verilog描述了整个设计，并在FPGA上验证了设计的正确性。     

Montgomery算法的研究与实现

分析了Montgomery算法，指出用改进的预计算Montgomery算法实现模幂运算的过程，分析并比较了两种实现模采和模幂乘算法。并分别用C^ 和Modeleim进行仿真，得出仿真测试结果。     

高安全高性能RSA协处理器的设计与实现

为保证智能电网中的数据安全,防止电力通信过程中的数据被篡改,安全芯片的应用必不可少,而RSA算法是安全芯片中应用最广泛的公钥算法之一。RSA算法复杂度高,硬件实现功耗较大,在设计的过程中常常无法完全兼顾性能、功耗、安全性等各个方面。文章设计了一种高性能、能抵抗常见侧信道攻击及EMA电磁攻击的高安全RSA协处理器。提出的随机存储模幂算法真伪运算结果的防护策略,增强了协处理器抵抗侧信道攻击、差分功耗攻击以及EMA电磁攻击的能力。通过两个层级的算法优化来提升协处理器性能,并通过结合CIOS平方算法和Karatsuba算法的改进的Montgomery模乘算法,使得1 024位带防护的RSA算法在UMC 55 nm工艺下的面积为4.8万门@30 MHz,功耗为4.62 mW@30 MHz, FPGA开发板上进行API测试的性能为709.3 kbit/s。     

RSA密码算法的可重构设计与实现

本文对RSA密码算法的实现和可重构性进行了分析,在对模幂模块和模乘模块进行了可重构设计的基础上,提出一种可重构RSA硬件架构,使其能够适配256bit、512bit、1024bit、2048bit四种不同密钥长度的应用。RSA可重构设计在FPGA上进行了实现与测试,结果表明,工作在200MHz时钟时,2048bit密钥长度RSA在最坏情况下数据吞吐量可达46kb／s,能够满足高性能的信息安全系统对RSA算法的加密速度要求。     

在应用中国剩余定理的RSA系统中的出错攻击与防范

RSA算法的最大缺点是计算量大，费时，从而降低了RSA的运行效率。而在模幂运算中运用中国剩余定理能有效地改进模幂运算的速度。但在出错的情况下RSA算法就会出现被攻击的可能。针对这种攻击就有人提出了一些对抗的措施。本在前人的基础上对这种攻击的防范作了近一步的改进。     

高性能RSA协处理器的ASIC实现

RSA公钥算法正日益得到广泛应用，但由于其安全性是以大数运算为基础，故处理速度一直是限制它应用的瓶颈。本文以Montgomery算法为出发点，构建一个含有十六级流水线的高性能RSA协处理器，使得运算速度得到大幅度提高，并且该协处理器架构可在性能与资源之间进行折中，以提高性价比。FPGA实验结果表明30M时钟频率下，对1024比特模幂运算，该协处理器每秒可运算9次(不使用CRT算法)。     

基于RSA系统的Montgomery算法的改进设计

针对Montgomery算法中模乘模块的CIOS模式提出了一种改进算法。该算法模式比原CIOS模式节省了近一半的操作次数,并且给出了一种优化的硬件实现结构。在保证系统规模较小的基础上采用了两个相同的数据通路以加速运算速度,同时采用了移位寄存器结构进一步简化时序控制的复杂性。此改进算法适用于各种公钥体制的加解密处理器。     

在应用中国剩余定理的RSA系统中的出错攻击与防范

RSA算法的最大缺点是计算量大,费时,从而降低了RSA的运行效率。而在模幂运算中运用中国剩余定理能有效地改进模幂运算的速度。但在出错的情况下RSA算法就会出现被攻击的可能。针对这种攻击就有人提出了一些对抗的措施。本文在前人的基础上对这种攻击的防范作了近一步的改进。     

基于Montgomery算法的智能卡RSA密码协处理器

对Montgomery算法进行了改进，提供了一种适合智能卡应用、以RISC微处理器形式实现的RSA密码协处理器。该器件的核心部分采用了两个32位乘法器的并行流水结构，其功能部件是并发操作的，指令执行亦采用了流水线的形式。在10MHz的时钟频率下，加密1024位明文平均仅需3ms，解密平均需177ms。     

基于Montgomery算法安全漏洞的SPA攻击算法

公钥密码体制的算法大多基于有限域的幂指数运算或者离散对数运算。而这些运算一般会采用Montgomery算法来降低运算的复杂度。针对Montgomery算法本身存在可被侧信道攻击利用的信息泄露问题,从理论和实际功耗数据2方面分析了Montgomery算法存在的安全漏洞,并基于该漏洞提出了对使用Montgomery算法实现的模幂运算进行简单能量分析（SPA, simple power analysis）攻击算法。利用该算法对实际模幂运算的能量曲线进行了功耗分析攻击。实验表明该攻击算法是行之有效的。     

一种适用于智能卡应用的RSA协处理器

Based on the microprocessor structure,an RSA coprocessor for improved Montgomery algorithm has been designed．The functional units of this coprocessor operate concurrently,and up to three instructions can be issued in one cycle．A mixed form of three-stage and two-stage pipelined structure is used for instruction execution,and the coprocessor and CPU core can share a common RAM memory through a set of switches under control．The structure of the coprocessor can be expanded to contain more than one multiplier-accumulator units for higher performance．     

RSA密码协处理器的实现

密码协处理器的面积过大和速度较慢制约了公钥密码体制RSA在智能卡中的应用.文中对Montgomery模乘算法进行了分析和改进,提出了一种新的适合于智能卡应用的高基模乘器结构.由于密码协处理器采用两个32位乘法器的并行流水结构,这与心动阵列结构相比它有效地降低了芯片的面积和模乘的时钟数,从而可在智能卡中实现RSA的数字签名与认证.实验表明:在基于0.35μm TSMC标准单元库工艺下,密码协处理器执行一次1024位模乘需1216个时钟周期,芯片设计面积为38k门.在5MHz的时钟频率下,加密1024位的明文平均仅需374ms.该设计与同类设计相比具有最小的模乘运算时钟周期数,并使芯片的面积降低了1/3.这个指标优于当今电子商务的密码协处理器,适合于智能卡应用.     

用于密码芯片抗功耗攻击的功耗平衡加法器

给出了一种用于密码芯片以提高芯片抗功耗攻击能力的"功耗平衡"加法器,它运行时工作功率与运算数据无关.对新设计与相关原设计芯片的功率样本进行显著性检验,在样本数为283的情况下,前者的最低显著性水平比后者高10个数量级.功耗平衡加法器比现有的采用"n分之一"编码的抗功耗攻击加法器少13个以上的晶体管.     

用于密码芯片抗功耗攻击的功耗平衡加法器

给出了一种用于密码芯片以提高芯片抗功耗攻击能力的“功耗平衡”加法器，它运行时工作功率与运算数据无关．对新设计与相关原设计芯片的功率样本进行显著性检验，在样本数为283的情况下，前者的最低显著性水平比后者高10个数量级．功耗平衡加法器比现有的采用“n分之一”编码的抗功耗攻击加法器少13个以上的晶体管．     

大数相除快速算法的比较及在RSA加密体制中的应用

讨论了几种大数相除算法,并通过仿真比较了它们的运行效率,还讨论了大数相除算法在快速大数幂模运算中的效率。     

抵御简单功耗分析的RSA模幂算法实现

通过分析加法链模幂算法,发现其不仅能提高RSA的加密速度,而且可以抵御SPA攻击.实验证明了加法链模幂算法可以抵御SPA攻击.将加法链模幂算法与RSA的SPA攻击常用防护方法进行对比,说明了加法链模幂算法的特点和优势.     

大数模幂乘运算的VLSI实现

信息加密,数字答乐,身份证等等是信息安全领域的重要内容,只有公钥密友体制才能很好地解决这些问题,大数模幂乘运算是许多公钥密友体制的核心运算,也是运算效率提高的瓶颈。基于Ｍｏｎｔｇｏｍｅｒｙ模乘变换,构造了一种新型的脉动阵列架构模乘运算器。结合简单二进制幂运算算法,采用０．８μｍ ＣＭＯＳ工艺,成功地设计并制造了２５６ｂｉｔ模幂乘运算器ＴＨＭ２５６,电路规模为１８６７７门,芯片面积为１７．６３ｍｍ６     

抗功耗攻击的逻辑电路研究

通过分析双轨电路的主要功耗泄露类型,评估了传统抗功耗攻击逻辑电路的安全性,指出其安全性漏洞。针对其漏洞,对LBDL电路进行改进,并提出了一种将改进后的电路与掩码技术相结合的MLBDL电路。Hspice仿真实验表明,MLBDL电路不仅能够消除由双轨信号布线差异引起的功耗泄露,而且能够消除由输入延时差异引起的功耗泄露,其抗功耗攻击能力显著增强。     

高速双有限域加密协处理器设计

文章提出了一种能够同时在有限域GF(P)和GF(2^m)中高速实现椭圆曲线密码算法(ECC)的协处理器。该协处理器能够高速完成椭圆曲线密码算法中各种基本的运算。通过调用这些基本的模运算指令，可以实现各种ECC上的加密算法。该协处理器支持512位以下任意长度的模运算。协处理器工作速度很快，整个协处理器综合采用了多种加速结构和算法并采用了流水线结构设计。根据物理综合的结果，协处理器可以工作在300MHz的频率，运算时间比此前的一些同类芯片快4到10倍左右。