基于明文长度的椭圆曲线密码密文构建方法

针对存储椭圆曲线密码加密生成的密文与明文相比需要的存储空间较多的问题,提出了一种基于明文长度的构建椭圆曲线密码密文的方法。首先,该方法通过分析椭圆曲线密码加密运算流程,推导出明文椭圆曲线点的数量决定存储密文椭圆曲线点需要的存储空间。其次,该方法融合明文分割和明文组合的加密模式,建立了信息加密模型;在建立的模型中针对明文分割和明文组合信息加密模式,设计出能够生成最小数量明文椭圆曲线点的明文分割算法和明文组合算法。最后,该方法计算出存储密文椭圆曲线点需要的存储空间,并通过分析决定存储空间需求的影响因素,给出减少生成密文椭圆曲线点数量的解决途径。分析和示例计算表明,与加密单个字符方式相比,应用基于明文分割信息加密模式,存储密文椭圆曲线点占用的存储空间减少了88.2%;应用基于明文组合信息加密模式,存储密文椭圆曲线点占用的存储空间减少了90.2%。研究结果表明,提出的加密方法能够有效地减少生成密文椭圆曲线点的数量,降低存储密文椭圆曲线点对硬件存储空间的需求。     

GF(2m)上椭圆曲线标量乘的硬件结构实现

基于Reyhani Masoleh提出的GF(2m)高斯正规基乘法实现了三拍非流水的正规基乘法器,并基于该乘法器实现了一种高性能López-Dahab标量乘硬件结构.Reyhani-Masoleh算法利用乘法矩阵的对称性降低了乘法的复杂度;而López-Dahab标量乘算法由于采用投影坐标,计算速度快且可以有效降低存储需求.基于Reyhani-Masoleh乘法器的López-Dahab标量乘结构可以有效利用两种算法的优势,可以达到目前最好的标量乘硬件结构的性能.     

一种GF(2m)上椭圆曲线点运算的混合坐标系

椭圆曲线密码体制(ECC)是一种基于代数曲线的公钥密码体制。椭圆曲线上点运算是该密码体制核心运算，而坐标系的选取决定了点运算速度。为了提高椭圆曲线标量乘速度，在对已有仿射坐标系、Standard投影坐标系、Jacobian投影坐标系和Lopez & Dahab投影坐标系研究的基础上，提出了一种Lopez & Dahab投影坐标系扩展形式，并基于此构建了一种混合坐标系。算法复杂度分析表明，在该混合坐标系下，椭圆曲线标量乘运算时间复杂度比已有坐标系下运算时间复杂度要小。     

GF(2m)上椭圆曲线密码协处理器的快速实现

在分析椭圆曲线密码体制的基础上,给出了椭圆曲线密码体制基本运算单元的硬件设计方案,基于FPGA实现了一种GF(2m)上椭圆曲线密码协处理器.采用双端口RAM技术完成了协处理器与微控制器的挂接,并且根据微控制器不同的指令调度,协处理器能够完成椭圆曲线密码体制5种基本运算操作.实现结果表明,该协处理器能够适应160≤m≤400范围内任意有限域的选取,能较好地满足数字签名和数据加解密中的应用要求.     

GF(2m)域椭圆曲线点乘算法安全FPGA设计与实现

点乘算法是椭圆曲线密码体制中决定速度和硬件资源的关键部分。在深入分析混合结构乘法器并在FPGA上实现经典椭圆曲线点乘算法基础上,设计与实现了一种基于NAF编码混合结构乘法器思想的椭圆曲线点乘算法。对实现的点乘算法进行仿真测试和性能评估表明,新设计实现的基于混合结构乘法器的点乘算法在计算速度和资源使用上具有明显优势。     

Efficient Modular Squaring Algorithms for Hardware Implementation in GF(p)

ABSTRACT

Some of the most popular public key encryption algorithms use exponentiation as their core operation, which can be mostly broken into several modular squaring operations. In this paper, we present GF(p) modular squaring algorithms and efficiently implement them on hardware. We present different algorithms, two for squaring and one for reduction combined with the squaring, to provide a general modular squaring algorithm. The algorithms are implemented through datapaths that uses redundant Carry-Save Adders, making the computation time independent form the operands precision. The proposed algorithms are compared with each other as well as with the existing modular squaring algorithms. The experimental results are obtained by synthesizing the hardware designs for FPGA Virtex5 chip (xc5vlx50 – ff1153 technology), which showed interesting results and made our ideas very attractive.     

Parallel crypto-devices for GF(p) elliptic curve multiplication resistant against side channel attacks

All elliptic curve cryptographic schemes are based on scalar multiplication of points, and hence its faster computation signifies faster operation. This paper proposes two different parallelization techniques to speedup the GF(p) elliptic curve multiplication in affine coordinates and the corresponding architectures. The proposed implementations are capable of resisting different side channel attacks based on time and power analysis. The 160, 192, 224 and 256 bits implementations of both the architectures have been synthesized and simulated for both FPGA and 0.13μ CMOS ASIC. The final designs have been prototyped on a Xilinx Virtex-4 xc4vlx200-12ff1513 FPGA board and performance analyzes carried out. The experimental result and performance comparison show better throughput of the proposed implementations as compared to existing reported architectures.     

面向RFID应用的GF(2~m)域上ECC点乘运算的轻量化改进研究

针对RFID等资源受限的特殊应用,选取安全性能较高的椭圆曲线算法进行轻量化改进研究,对其核心部分点乘运算中的模乘、模逆算法进行了改进,采用整体串行、部分并行的方式对算法执行结构进行了重新设计。经在FPGA上仿真验证,对比其他方案,改进后的算法在芯片占用面积和执行速度上有明显的综合优势,适用于RFID等资源受限的应用场合。     

适合资源受限环境的GF(2m)域上乘法器结构

椭圆曲线密码体制因其每比特最大的安全性受到越来越广泛的重视。而有限域上的乘法运算,成为决定椭圆曲线上的标量乘法运算速度的主要因素。文中基于Massey-Omura乘法器,和另外一种并行乘法器,提出了一种新型的有反馈的并行乘法器结构,结构需要8(m-1)个异或门和(8m-7)个与门。比起原来的乘法器,门数有了很大的减少。因此这种结构比较适合资源受限的环境中应用。     

基于GF(28)域相似函数的椒盐噪声滤波算法

针对数字图像采集及处理过程中广泛存在的椒盐噪声,基于GF（2⁸）有限域,提出一种具有噪声点精确检测能力的改进型噪声滤波算法。根据图像相邻像素相关性,构建了GF（2⁸）域上的相似函数,并据此提出了GF（2⁸）域上的图像自适应椒盐噪声检测算子,可对噪声点准确定位;结合中值滤波算法完成数字图像的椒盐噪声自适应滤除。实验表明提出算法对噪声点定位准确,在图像的恢复和保护图像细节方面对比其他算法有较大提高,对强噪声污染图像的恢复也有较好效果。     

FPGA上二元域公钥系统中求逆模块的改进

公钥密码体制建立在有限域上本文针对二元域上操作复杂的基本运算求逆,将软件应用中效率较高的殆逆算法移植到FPGA中,利用其分步特点达到较低延迟,并利用度数和乘法的规律性缩减执行周期,以较小硬件开销增量换取了较大的性能提高.且模块又可能对多个二元域通用.此外,方案同样适用于软件求逆.