伪随机数发生器的FPGA实现与研究

在很多实际应用中，直接利用FPGA产生伪随机序列的方法可以为系统设计或测试带来极大的便利。本文给出了基于线性反馈移位寄存器电路，并结合FPGA的特有结构，设计了一种简捷而又高效的伪随机序列产生方法。最后通过统计对比，说明了这种方法所产生的随机序列不仅可具有极长的周期，而且还具有良好的随机特性。     

基于SoPC系统的高斯随机数生成器的设计

高斯相干态是量子密码通信中最重要的连续变量量子态,如何高效地生成高斯随机数对连续变量量子密码通信的仿真具有重要的意义。本文根据Box-Muller方法,设计了一个基于SoPC系统的高斯随机数生成器,并下载到Spartan 3s1500MB开发板上验证成功。实验结果表明,用该方法生成高斯随机数的速度快,准确度高。     

基于FPGA的随机数生成器的设计与实现

在网络通信的应用中,有必要设计出能重构,吞吐量高的随机数生成器。本文提出一种改进Combined Tausworthe算法,基于FPGA的随机数生成器。该生成器开发周期短、组成单元简单、移植速度快。文中还阐述了检测产生出来的随机数质量的结果。     

研究如何产生Gaussian伪随机数

通过研究经典的Polar算法和Marsaglia-Bray Rejection,分别从不同角度分析两种算法产生高斯伪随机数的质量和速度,然后对比两种算法并比较了他们的优缺点,最后对这两种算法进行了一些改进,从而得出可以提高高斯伪随机数的产生速度和随机数之间的相关性的方法。     

TD-LTE系统中解信道交织算法的研究及FPGA实现

主要研究了TD-LTE系统中解信道交织算法,提出一种解信道交织的FPGA实现方法。其中包括解信道交织算法的介绍、方案的构成、FPGA实现流程、对实现的结果以及占用资源进行分析。并在Virtex-6芯片上,进行了综合、仿真、板级验证。实现结果表明,该解信道交织算法应用到TD-LTE射频一致性测试仪表中具有良好的高效性和可靠性。     

TD-LTE中基于GTX的数据交互的设计

基于对TD-LTE射频一致性测试仪中FPGA与FPGA之间高速串行数据通信技术的研究,设计了一种基于FPGA的GTX收发器的高速数据传输方案并采用XINLINX公司的VIRTEX-6 GTX实现。主要阐述了用于解决高速数据交互问题的GTX基本原理和实现过程。经过仿真、综合、板级验证、调试等工作,该设计方案实现了数据的正确传输并已应用于TD-LTE射频一致性测试系统的开发中。     

基于TD-LTE的智能终端应用软件研究

TD-LTE是一种先进的移动互联网技术,采用了多输入多输出、自适应和多载波聚合传输技术,能够提高无线信号的辐射能力,实现端到端数以百兆的传输带宽,拓展了用户高清晰视频、在线网游等多媒体信息传播。基于TD-LTE技术开发智能终端应用软件已经覆盖了很多领域,比如在线学习、社交通信、智能旅游、智能家居、仓储物流、电子商务、电子政务等,进一步提高了社会的信息化水平。文章对基于TD-LTE的智能终端应用软件进行研究,以期进一步促进移动软件的应用。     

基于FPGA的TD-LTE系统中Turbo译码的仿真与实现

基于Log-MAP算法,提出一种利用Virtex-5系列FPGA芯片实现Turbo译码算法的方案.分析研究了Turbo码的译码算法以及FPGA与DSP之间数据的并行传输,并以Virtex-5芯片为硬件平台,进行了测试仿真、综合实现、板级验证、联机验证等工作.实验结果表明,该实现方案具有良好的可行性和稳定性,已经应用在TD-LTE无线综合测试仪中.     

基于McBSP的TD-LTE系统原语追踪的设计与实现

基于以ARM为主控制器,DSP为主处理器,FPGA为协处理器的TD-LTE移动终端开发平台,根据TI公司的高性能低功耗TMS-320C6455芯片的多通道缓冲串口(Mc BSP)协议和PC机的通用异步收发传输协议,利用Verilog编程语言,在Xilinx公司的Virtex-6系列FPGA芯片(XC6VSX475T)内成功模拟出一个Mc BSP接口和一个UART接口,仿真和实现结果表明,该设计不仅能满足TD-LTE射频一致性测试仪表原语追踪对速率和性能的要求,而且消耗不超过2%的芯片硬件资源。     

TD-LTE综合测试仪表基带信号生成的研究与实现

在对TD-LTE无线终端综合测试仪表的深入研究后,提出了一种TD-LTE系统中下行链路基带信号生成的实现方案,硬件资源得到了较大的优化。在实际的硬件环境下,通过仪表测试验证了该方案的可行性和有效性。     

八维广义同步系统在伪随机数发生器中的应用

该文提出一类4维离散系统。利用系统平衡点处 Jacobi 矩阵的特征值来分析系统在平衡点处的稳定性,建立了一个判别这类系统为周期或混沌的定理。依据该定理构造了一个新的4维离散系统。该系统具有正的Lyapunov指数,数值模拟显示该系统的动力学行为具有混沌特性。结合该系统和系统广义同步定理构造了一个8维广义同步混沌系统。利用该系统构造了一个16 bit混沌伪随机数发生器 (CPRNG),其密钥空间大于21245。利用FIPS 140-2 检测/广义FIPS 140-2检测判别标准分别检测由CPRNG, Narendra RBG, RC4 PRNG和ZUC PRNG生成的1000个长度为20000 bit的密钥流的随机性。检测结果表明,分别有100%/99%, 100%/82.9%, 99.9%/ 98.8%和100%/97.9%密钥流通过FIPS 140-2检测/广义FIPS 140-2 检测标准。数值仿真显示不同密钥流之间有平均50.004%不同码。结果说明设计的伪随机数发生器有好的随机性,可以抵抗穷尽攻击。该文提出的CPRNG为密码安全的研究与发展提供了新的工具。     

基于DES的随机数发生器的实现研究

本文分别从行为级和RTL级实现并且验证了DES电路。在DES的VLSI实现过程中充分考虑了DES的结构特征，采取一系列的优化措施，使得整个电路在速度和面积上取得了较好的效果。最后提出一个适用于IC卡等有嵌入式安全需要的系统中的DES模块的实现方案。     

TD-LTE共址天线及选型研究

根据中国移动对TD-LTE扩大规模试验网的结果,室外基站基于F和D频段进行部署,结合现网TD-SCD-MA的时隙配比,对不同频段进行了时隙配比说明.现阶段无线网络只要覆盖数据热点区域,就会有部分站点共站址,TD-LTE将会面临多系统干扰.主要从指标要求、频段干扰以及与其他系统的隔离距离等方面进行了分析,并根据不同覆盖场景,建议选用不同的天线类型,解决共站址时多系统间干扰和天面紧张问题.     

用于SRAM PUFs的伪随机数发生器的FPGA实现

信息安全问题日益突出,而随机数则是信息安全系统的基石.本文以哈希算法为核心设计了一种伪随机数发生器,其以静态随机存储器物理不可克隆函数（Static Random Access Memory Physical Unclonable Functions,SRAM PUFs）为熵源,能够产生大量的伪随机序列.通过对熵源有效性的在线监测以及对种子的动态重播操作,本文提出的用于SRAM PUFs的伪随机数发生器提高了伪随机序列的安全性,可应用于各种高安全等级加密系统中.该发生器在FPGA开发平台上得到实现,其发生速度达598.1Mbps.随机数检测套件NIST分析结果表明：该伪随机数发生器的输出通过了所有测试项目,具有良好的随机性.     

一种基于FPGA实现的真随机数发生器

本文分析和实现了一种基于FPGA的真随机数发生器,采用对延迟链各级输出同时采样的方法来增加输出序列的随机性。电路为纯数字形式,50MHz采样时钟采得的输出数据可以无需后处理,直接通过随机性测试,且未发现随机性与采样频率存在显著联系。     

重邮信科TD-LTE终端基带芯片技术研究与实现

随着通信系统正在朝宽带化、综合化、移动化、个人化和智能化方向发展,具有更高数据传输速率的移动通信系统TD-LTE正逐步走向商用。重庆重邮信科通信技术有限公司成功开发出向下兼容的TD-LTE多模终端基带芯片C8310。本文重点介绍了C8310的实现技术及性能。     

Ao基于振荡采样的真随机数发生器设计与实现

基于时钟振荡采样原理,提出一种真随机数发生器结构。利用噪声源数学模型保证噪声源的可靠,利用并行输出及控制的方式确保随机数的输出速率,参考FIPS 140-2设计在线随机测试模块以避免遭受硬件篡改问题。通过测试表明,序列的产生速率可达33.5Mb/s,且具有较高的质量,可应用于密码芯片等相关领域产品中。     

小型化高速实时量子随机数发生器的设计与实现北大核心CSCD

量子随机数基于量子力学的内禀特性,通过量子物理过程产生理论上完全不可预测的真随机数,在信息安全、计算机、量子通信等诸多领域有着重要的应用。为满足量子随机数发生器实用化应用需求,本文提出了一种基于多光子态散粒噪声测量的量子随机数发生器设计与实现方案,实现了小型化、高速率、实时量子随机数发生器,量子随机数实时输出速率可达103.2 Mbps,满足《GM/T 0005-2012随机性检测规范》的随机性测试标准,具备连续稳定工作能力。