基于FPGA和UART的MCU总线数据采集系统设计

为了实现某生产线上MCU的数据采集,设计了一种基于FPGA和UART的数据采集系统,并完成系统的软硬件设计。整个设计完全采用硬件逻辑VHDL语言,集成在一枚Altera的cyclone芯片内,设计了单片机总线与FPGA接口逻辑,数据缓存的双端口RAM、FIFO和UART串行发送模块。通过仿真和实际应用证明系统的准确性,该方法和理念具有一定的通用性,为数据采集系统的设计提供了一个新思路,使系统更紧凑,易维护,更可靠。     

一种数据包长度可变的串口通信系统设计

文章采用DSP加FPGA的结构实现了一种可扩展的新型串口通信系统。新系统使用UART IP核实现串口协议,并在此基础上设计了接收和发送通道。新系统以数据包格式收发串口数据,并支持长度可变的数据包。收发过程完全独立且与主机并行,宿主机只需要进行缓冲区的读写即可完成收发任务。新系统解决了以往使用UART IP核时内建FIFO不可控的问题,提高了数据吞吐量且提升了整个嵌入式系统的执行效率。     

基于Verilog HDL的UART IP的设计

通用异步接收发送器具有可编程性和高度兼容性,在嵌入式系统设计中得到了广泛的应用.介绍了一种利用Verilog HDL语言设计UART核心功能的方法,具体描述了发送、接收、同步FIFO以及波特率发生器模块的设计,最后给出了该核心模块的整体功能仿真和综合结果.结果表明该UART功能正确、稳定、可靠,可以很好地应用于异步通讯中.     

基于FPGA的高速串行通信接口研究

针对主从式结构的高速串行通信需求,设计一种基于现场可编程逻辑阵列(FPGA)的高速串行通信接口方案,由FPGA实现双缓冲先进先出(FIFO)存储器及多通道异步收发器(UART)的扩展等通信接口功能,根据主从控制器间的通信协议完成串行通信软件设计,由ARM控制UART在3.125Mbps波特率下稳定工作,满足了主从控制器之间的高速串行通信要求。     

一种大容量异步FIFO的设计与实现

针对判断FIFO将空和将满两个状态位的难点,提出一种阈值可以由使用者改变的可编程判断方法.以内部RAM容量为16 kB的FIFO的设计为例,基于FIFO的一般结构,介绍了产生RAM地址指针的方式,分析了添加1位指针附加位以判断FIFO状态的方法.电路基于0.18μmCMOS工艺实现.仿真结果表明,这种状态判断方法可以快速、准确地判断出FIFO的状态,FIFO的最快读写频率可达160 MHz.     

基于FPGA的UART设计与实现

通用异步收发器(UART)是一种短距离串行传输接口,在控制系统中得到了广泛的应用.现场可编程门阵列(FPGA)是一种半定制的集成电路,UART作为RS232协议的控制接口得到了广泛的应用,将UART的功能集成在FPGA芯片中,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性.提出了一种基于FPGA的UART的实现方法,具体描述了发送、接收等模块的设计,恰当使用了有限状态机,实现了FPGA片上UART的设计,给出了仿真结果.     

通信与网络

具备实时数据错误检测和256字节FIFO的UART 飞利浦电子公司日前发布业界第一款具备256字节FIFO和实时错误检测的通用异步收发器(UART).SC28L202是飞利浦IMPACT通信器件产品线中最新的成员,一款高速低功耗运行的双通道UART--在-40℃至+85℃范围内可在3V和5V电压下运行.     

集成电路

飞利浦具有实时数据检错功能和256字节FIFO的UART飞利浦半导体发布了适应快速和复杂性设计、具备256字节FIFO和实时检错功能的通用异步收发机(UART)——SC28L202。SC28L202是低功耗高速度运行的双通道UART:运行电压为3V和5V,运行温度范围为-40℃到+85℃。飞利浦IMPACT系列每款产品,都适合多种电源电压、运行温度范围和总线结构。因此,SC28L202UART能够满足多应用需求,设计工程师不必再为一个应用而从8种不同的UART中挑选。此外,由于SC28L202具有IMPACT系列的所有特性,因而也适用于电信、网络、移动通信、计算、消费类…     

FPGA与GPS_OEM板的UART设计

本文提出了一种基于FPGA的嵌入式UART模块化设计方法,通过UART实现了FPGA与GPS_OEM板之问的数据通信.基于VHDL语言.通过有限状态机,将UART模块集成到FPGA上,给出了系统的功能仿真结果,验证了系统设计的正确性,增强了设计的曼活性.     

基于SOPC的UART IP核设计与驱动开发及系统移植

设计基于SOPC嵌入式系统的UART IP核,依据UART协议,采用Verilog HDL进行各模块设计,使用ModelSim、Quartus II作仿真验证及综合,结果表明该UART IP核功能正确,稳定可靠。根据Avalon总线接口协议实现UART在系统总线上的挂载,建立SOPC嵌入式硬件系统,进行UART IP核驱动开发。利用超级终端实现嵌入式系统与上位机之间的通信,并成功移植uClinux操作系统,实现对嵌入式系统的高级控制。     

基于FPGA的异步收发器模块设计

本文介绍了基于FPGA的异步收发器模块的一种设计方案,在该方案中通过设计完备的状态机来实现异步数据的发送和接收.该设计方案已应用在VXI总线误码仪模块的设计中,各项技术指标满足VXI总线误码仪模块指标要求.     

基于FPGA的UART设计

UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口。由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法,实现了对UART的模块化设计。首先简要介绍UART的基本特点,然后依据其系统组成设计顶层模块,再采用有限状态机设计接收器模块和发送器模块,所有功能的实现全部采用VHDL进行描述,并用Modelsim软件对所有模块仿真实现。最后将UART的核心功能集成到FPGA上,使整体设计紧凑,小巧,实现的UART功能稳定、可靠。     

一种基于FPGA的SOC设计与实现

为减少在印制电路板（PCB）设计中的面积开销,介绍一种Flash结构的现场可编程门阵列（FPGA）器件,进而介绍采用该器件搭建基于先进精简指令集机器（ARM）的片上系统（SOC）电路的设计方法,该方法按照高级微控制器总线架构（AMBA）,设计ARM7处理器微系统及其外设电路,通过用搭建的系统对片外存储器进行擦写,以及通过编写软硬件代码定制符合ARM7外围低速总线协议的用户逻辑外设,验证了系统的准确性,该系统可用于验证SOC设计系统.     

基于FPGA的UART设计与实现

介绍了应用现场可编程门阵列（FPGA）设计和实现通用异步收发器UART的方法。采用有限状态机模型形式化描述了UART的功能,在此基础上用硬件描述语言VHDL编程实现了UART,并使用QuartusⅡ软件中的嵌入式逻辑分析仪SignalTapⅡ对数据传输进行了检测,验证了设计的正确性。     

A FlexRay Transceiver Design with Bus Guardian for In-car Networking Systems Compliant with FlexRay Standard

This paper presents a FlexRay Transceiver (FRT) with Bus Guardian (BG) used in an in-vehicle network compliance with FlexRay physical layer standards. FlexRay is a new standard for data/signal communication among electronic devices installed in a vehicle. The FRT includes two major parts in the physical layer design: the data transmission part, i.e., Bus Driver (BD), which is used to generate and recognize the electrical characteristics on the bus; the control part, including Bus Driver Controller and Bus Guardian (BG), which is in charge of data path, security, safety, and supervising Communication Controller (CC) in FlexRay communication systems. The proposed FRT with BG design in this work is implemented using a typical 0.18 μm CMOS process. The total core area is 0.88 × 0.84 mm² and the power consumption is 53.04 mW at a 80 MHz system clock by physical on-silicon measurement.     

一种基ARM7的无线局域网 MAC片上系统架构

提出了一种ARM7TDMI核和先进微控制器总线架构的无线局域网MAC控制器片上系统方案,对各个组成模块进行了详细描述,并从设计复杂度、功耗、性能等方面对其该方案和其他方案进行了分析和比较.     

基于AMBA总线的相控阵雷达波控SoC设计

针对相控阵雷达波控系统高速、小型化、集成化的发展趋势,提出了一种基于ARM核和先进微控制器总线架构的波控片上系统方案,对主要组成模块的设计和验证方法进行了详细描述。验证结果表明,波控片上系统结合了硬件运算模块高速和软件设计灵活的特点,可满足各种相控阵雷达不同工作方式的需求。     

通用异步串行收发器UART核在DSP芯片中的设计与实现

UART是广泛使用的串行数据通信电路,因其要求的传输线少,可靠性高,传输距离远,所以系统间互联常采用RS—232接口方式。文章基于Verilog HDL语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到DSP上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠,为DSP的RS—232接口提供了一种新的解决方案。该IP核已用于一款32位浮点DSP芯片的设计中。     

基于双单片机的数据通信模块的设计

介绍一种基于双单片机技术的数据通信模块,他主要由2个AT89C2051单片机,调制解调芯片和RS 485总线接口芯片构成.该模块通过普通铁路电话线实现了车站信号的接力式传输,通过软件模拟SPI总线实现了两单片机之间的数据通信.该设计方法不仅简化了系统结构,分散了单片机的工作任务,而且增强了系统的实时性和可靠性,提高了通信效率.     

基于FPGA的光端机UART接口设计与实现

通用异步收发器（UART）是一种短距离串行传输接口,在光通信和控制系统中得到了广泛的应用。现场可编程门阵列（FPGA）是一种半定制的集成电路,结合计算机软件技术（EDA.技术）可以快速、方便地构建数字系统。提出了一种基于FPGA的光端机UART的设计方法,实现了对UART的模块化设计。首先简要介绍了UART的基本特点,然后采用有限状态机（FSM）设计接收器模块和发送器模块,所有功能的实现全部采用VHDL进行描述。最后给出仿真结果,验证了整个设计的正确性和可靠性。