FPGA全面挑战ASIC设计

技术领先的ASIC和ASSP开发成本高、周期长，这使其只能应用于经过验证的低风险特大批量应用。另外，产品的标准在不断变化，差异化需求也越来越强，产品周期在逐渐缩短，这些都为FPGA在ASIC市场有更多的用武之地做了很好的解释。     

ASIC设计自动化最新工具—FPGA开发系统

本文介绍了ASIC设计自动化最新工具——FPGA开发系统的软、硬件支撑环境,FPGA的概况,特点和基本结构,FPGA系列器件和工作频率以及在微机FPGA开发系统上如何进行ASIC电路的设计,最后给出一个设计实例的流程。     

FPGA与ASIC技术的融合

在设计下一代便携产品时,采用价格高、功耗大和使用容易、灵活的FPGA（现场可编程门阵列）,还是相对便宜小型、功耗低的ASIC？答案是兼有FPGA和ASIC二者。目前,ASIC与PLD的选择很简单。只要计算一下ASIC的成本,包括NRE（一次性工程费用）和芯片成本,将所得结果与可编程器件相比较就可作出结论。对于便携产品,还须权衡ASIC的功耗、尺寸优势与可编程器件的柔性等。但是,随着产品性能要求的变化、芯片复杂性的上升、产品设计周期的缩短和硅技术与软件技术的进步,ASIC与可编程器件的选择趋于复杂化。因为可编程器件变得…     

FPGA正在抢夺更多的ASIC市场

在复杂度不高的设计中,向来都是由统称为FPGA的现场可编程的逻辑门阵列(field-programmable gate array)与价格较低廉的逻辑门阵列争夺市场,目前,由于受到硅晶材料和设计工程双方面的影响,使得这种竞争趋势变得更为明显。 诸多因素使FPGA倍受青睐 来自于硅晶材料方面的影响,是由于以下几方面原因:供应商越来越善于利用硅晶片厂中的设施、逐渐下降的成本、日益增加的硅片密度而使性能大幅提高、程序的可重复性和快速的上市时间等,这些优势使得FPGA     

FPGA引领设计工具走进ASIC领域

在考虑下一代系统的设计时,不断上升的掩膜成本会起到决定作用吗?根据高性能要求和高相对成本的关系进行必需性分析．是否有一种更具成本效益的方式服务于终端产品?面对这些疑问,FPGA很有可能有能力的下一代设计高声欢唱起来。     

第十二讲FPGA模块化设计与Altera HardCopy Ⅱ结构化ASIC

为缓解我国电子信息产业快速发展与核心技术人才紧缺的矛盾,中电网(ECCN)在信息产业部的支持下,联合国际著名集成电路设计厂商和清华大学等国内顶级高校,隆重推出电子工程与集成电路技术培训项目。所开课程包括FPGA/PLD、数字处理器、嵌入式SoC以及模拟和射频技术等。其中,FPGA培训是与Altera公司和清华大学共同推出的,并最先开课。本刊将陆续整理培训的精华内容与读者分享。更多详情敬请登录http://training．ECCN．com/。     

从FPGA到ASIC的风险与对策

由于FPGA的种种优点,越来越多的电子设计师在初次设计电子产品时选择FPGA来完成电路的prototype设计。然后,再在必要时将prototype设计从FPGA转换成ASIC。在此转换过程中有一定的风险,如ASIC电路的复位、时钟树的设计、封装形式的选择以及可测性设计等。文中讨论了这些风险,并给出了减少这些风险的解决方案。     

标准单元ASIC／FPGA的权衡与结构化ASIC

看来您已认定,采取购买并组装现成的专用标准产品(ASSP),如嵌入式控制器、外设芯片等,然后再编写您自己的软件这种做法将不能使您设计的产品与您竞争对手的产品有足够大的差别.因此,您会决定选择芯片级设计.两大硅平台竞争对手及其各自的折衷方案已经在各种工业论坛上引起广泛的争论.不过如果您刚涉足这场争论,则很有必要了解下述有关争论的概要.     

FPGA将逐渐取代ASIC和ASSP

可编程逻辑技术目前已经能与 ＡＳＩＣ（专用集成电路）和ＡＳＳＰ（专用标准产品）争夺市场,并逐渐呈现出取代ＡＳＩＣ和ＡＳＳＰ的趋势,这极大程度上是因为ＦＰＧＡ技术的发展。ＦＰＧＡ产品在逻辑密度、性能和功能上有了极大的提高,同时器件成本也大幅下降。 另外,ＦＰＧＡ进步的同时,ＡＳＩＣ市场也发生了重大的变化。传统 ＡＳＩＣ供应商逐渐改变过去的通用ＡＳＩＣ战略,转而专注于开发满足特定应用的产品。系统设计商、知识产权（ＩＰ）开发商和代工制造厂也逐渐开始关注设计者的需求。随着深亚微米ＡＳＩＣ掩模的成本接近５０…     

结合FPGA和结构化ASIC解决设计难题

引言 系统设计人员在实现最具成本效益的芯片方案时面临多种选择。为了获取最大利润，需要综合考虑这些方案的最终预期产量、开发成本以及产品能否及时上市等因素。     

FPGA在ASIC设计流程中的应用

本文介绍了FPGA器件在ASIC芯片开放中的应用,通过仿ASIC的FPGA在系统验证板在实际硬件环境中的验证可以弥补ASIC设计流程中仿真的不足,通过该验证也可以加快ASIC设计且降低由于逻辑问题所造成ASIC开发中的成本损耗。     

FPGA和ASIC设计特点及应用探讨

介绍了ASIC、FPGA的设计步骤和设计流程,重点比较两者之间的设计特点和应用趋向,采用这两种不同方法完成40G高阶数字交叉连接芯片设计.通过比较表明:FPGA技术适用于小批量、产品更新快、周期短的电子产品设计,可以明显提高设计速度,缩短产品上市时间;ASIC技术适用于大批量、产品比较成熟、生命周期长的电子产品设计.ASIC的集成度和单片价格都比FPGA有优势.     

基于FPGA的脉冲分配器芯片化设计

介绍了一种利用ALTERA公司现场可编程芯片设计的步进电机脉冲分配电路模块，结合实例详尽叙述了开发软件及其设计输入方法。     

SDH专用集成电路的FPGA验证

在专用集成电路的设计中,采用ＦＰＧＡ来验证专用集成电路的功能是一个重要而必不可少的过程,本文介绍了用２片Ａｈｅｒａ公司的ＦＬＥＸ１０Ｋ系列ＦＰＧＡ验在规模 和集成电路功能的过程,给出了在和集成电路设计中充分利用工具和原有集成电路的设计成果进行ＦＰＧＡ验证的步骤,并提出了如何解决验证过程中遇到的一些疑难问题。     

基于TotalRecall技术ASIC的FPGA原型验证

芯片设计中一个非常重要的环节是验证.随着FPGA技术的迅速发展使基于FPGA的原型验证被广泛的用于ASIC的开发过程,FPGA原型验证是ASIC有效的验证途径,但传统FPGA原型验证的可视性非常差.为了解决传统FPGA原型验证可视性的问题,验证工程师采用了结合TotalRecall技术的FPGA原型验证方法对一款鼠标芯片进行验证.获得该方法不仅能提供100％的可视性,还确保FPGA原型验证以实时硬件速度运行.该方法创新了ASIC的验证方法学.     

FPGA vs. ASIC for low power applications

Field Programmable Gate Array (FPGA) are becoming more and more popular and are used in many applications. However, it is well known that the performance is limited comparing to full ASIC implementation, but for many applications the speed requirements fit the ones provided already by existing FPGA circuits. Power consumption seems to be one of the most important limiting factor and so far it is in favour of Application Specific Integrated Circuits (ASIC) [Varghese Georges, Jan M. Rabaey, Low-Energy FPGA, Architecture and Design, Kluwer Academic Publishers, 2001; Tadahiro Kuroda, Power-Aware Electronics: Challenges and Opportunities, Tutorial at FTFC 2003, Paris, May 2003]. In this paper, we will present results obtained by characterizing various circuits implemented using both FPGA and ASIC technologies in order to determine the power consumption ratio and evaluate the efficiency of the power optimization techniques such as clock gating [Amara AMARA, Philippe Royannez, VHDL for Low Power, (Chapter 11), Low Power Electronics Design, Edited by Christian Piguet, CRC Press 2005; Luca Benini, Giovanni De Micheli, Dynamic Power Management, Kluwer Academic Publishers, 1998].We have started a study in order to compare the power consumption of two Intellectual Property (IP), a counter circuit and an image transform circuit. Both circuits have been implemented using FPGA Family circuits from ALTERA and Hardware Copy of the circuits which are close to the ASIC implementation. A full ASIC implementation using UMC 0.13 μm have be also characterized in terms of power.FPGA power consumption estimation flow is based on ALTERA tools (QuartusII) that provide accurate overall power consumption for a set of input stimuli, on various targets: FPGA families and Hardware Copy. ASIC power consumption estimation flow is based on Synopsys Power tools.     

一种具有双PCI接口的ASIC验证系统

针对集成PCI接口功能的ASIC的设计开发,提出了一种具有双PCI接口的ASIC验证系统。该系统充分复用软硬件资源,可应用于开发流程的全过程,有效地缩短了开发时间,降低了成本。文章最后给出了高速RSA加密芯片验证系统的应用实例。     

一种A率μ率转换器的设计及及ASIC实现

根据交换系统的要求，设计了A率μ率转换器ASIC，该转换器具有InterCPU的接口功能，经硬件实验证实，结果达到设计要求。