适合NAND闪存控制器的BCH纠错编译码器VLSI实现

随着大容量MP3播放器、PMP播放器、数码相机、智能手机等消费电子产品的需求持续增长,MLC的NAND闪存已经取代SLC的NAND闪存成为市场主流。而存储容量的增大所带来良率与可靠性的下降,意味着我们需要纠错能力更强大的硬件编译码器来处理可能发生的错误。针对固态硬盘需要支持多通道的NAND闪存,纠错编译码器也要有能够处理并行I/O总线的能力,本文实现了可由软件配置、最大纠错能力t为可变的1~16b的BCH纠错编译码器,在计算错误位置多项式的过程中使用了修正的欧几里德算法。     

针对固态硬盘应用的多通道闪存控制器实现

本文介绍一种基于MLC闪存和AHB总线的高速大容量数据控制系统的硬件实现方法,所提出的闪存控制器实现带8个8K字节缓冲器的高效率缓冲管理控制器来管理8个通道,每个通道可以连接8个闪存芯片。文中还介绍了快闪存储器存储单元的空白检查和交叉存取操作。实验结果证明该固态盘控制器的最高读速度为230．2MB／s,最高写速度为101．9MB／s．最后给出了控制器的综合结果和功耗分析,在24比特BCH纠错与一个通道的配置条件下,控制器的实现需要315K逻辑门。     

iSuppli：NAND闪存控制器营收下滑

iSuppli预计2007年全球NAND闪存控制器芯片营收下降11％，由2006年的4.36亿美元下降到3.86亿美元，这主要是由该控制器的平均销售价格（ASP）下降所至。2007年其价格下降到49美分，下降了30％。该控制器主要用于可移动闪存存储卡、USB闪存驱动器和固态硬盘（solidstate drives）等。     

基于NAND闪存的自适应闪存映射层设计

NAND闪存以非易失性、低功耗、抗辐射等优点,被广泛应用于嵌入式系统中.由于闪存写前需先擦写和高坏块率等硬件特性,成为其在应用中的障碍,需要通过闪存映射层进行存储管理.通过给出一种基于NAND型闪存的自适应闪存映射技术,对数据访问模式进行判断,为不同的访问模式提供不同粒度的地址映射方法,用于充分利用NAND闪存的优势克服其缺点,提高系统性能.该方法在Linux系统上予以实现,并进行了性能测试.     

东芝NAND闪存市场传捷报

2006年第一季度，东芝公司在NAND闪存市场斩获颇丰。作为NAND闪存第二大供应商，东芝一季度的收益为8．01亿美元，比上个年度第四季的6．8亿上升18％。东芝的佳绩同时拉动日本NAND闪存芯片在全球市场占有率，由上个年度第四季的19．2％迅速攀升至一季度的24．6，增长了5．4％。     

一种降低NAND Flash滞留错误的纠错方案

针对NAND Flash中存在的滞留错误(Retention Error),提出了一种降低该错误的动态译码纠错方案.该方案利用系统的存储时间、擦写次数信息分析其对滞留错误造成的影响,得出了硬判决译码的最优判决电压和软判决译码的对数似然比(LLR),进而设计动态译码纠错方案.通过硬判决BCH码和软判决LDPC码对该纠错方案进行仿真验证,结果表明该方案能够有效地降低NAND Flash数据滞留引起的错误,延长数据的存储时间.     

Numonyx NAND闪存

恒忆公司（Numonyx）针对无线通信、嵌入式设计和数据存储市场推出新系列NAND闪存产品。新系列产品包括32Gb（gigabits）的多级单元（MLC）NAND闪存、32GB（gigabytes）的eMMC存储芯片和高达8GB的microSD产品,均采用先进的41nm制造工艺。对于手机、便携导航仪等消费电子产品厂商,这些新产品将是一系列易于设计的存储器解决方案     

3-bit-per-cell NAND闪存

美光科技公司（Micron Technology Ine．）和英特尔公司（Intel Corporation）联合推出25nm制程的3-bit．per-cell（3bpc）NAND闪存,该NAND设备拥有业界最大的容量和最小的尺寸。两家公司已将初始产品样品送到部分客户手中。美光与英特尔预计在今年年底时量产该产品。     

NAND Flash与AT91RM9200的接口设计

以三星公司的与非型闪存(NAND Flash)器件K9K8G08U0A为例,介绍了NAND Flash的存储结构和接口信号以及AT91RM9200对NAND Flash的接口支持,分析了NAND Flash两种接口方式的优缺点,阐述了AT91RM9200对NAND Flash的初始化过程,重点以表格形式说明了接口时序的设计,最后对坏块的概念和ECC校验算法原理做了简单的介绍。NAND Flash的复用I/O接口为更新更高密度的器件提供了相同的引线,使得系统的扩展性大大提高。     

一种NAND Flash控制器验证平台的设计

讨论了验证平台的设计理论、功能以及结构几方面问题,并使用硬件描述语言搭建了自检查的NAND Flash控制器验证平台,在此基础上对控制器进行了全面的功能验证过程。仿真结果验证了该方法的正确性,此方法提高了验证效率、缩短了芯片的研发周期。     

NAND Flash仿真模块的一种验证方法

根据NAND Flash硬件设备的工作原理和过程,利用线性时态逻辑建模语言描述该硬件设备读写状态的性质,分析了NAND Flash软件仿真模块的设计与实现,并通过移植u-boot及ARM Linux内核到仿真器中,验证上述性质是否满足,以保证软件仿真模块设计的正确性.     

一种多通道NAND Flash阵列的坏块管理方案

针对多通道NAND Flash阵列对可靠性的要求,提出一种坏块管理方案,优化坏块信息的存储和查询方法,把坏块和替换块地址映射表存储在FRAM中。测试数据证明,方案可以实现多通道NAND Flash阵列的坏块管理,保证了存储的可靠性。优化的坏块表及查询方法缩短了坏块查询时间,FRAM节省了有效块地址映射时间, 同时FRAM的铁电效应,进一步提高了数据存储的可靠性。     

基于FPGA的NAND Flash ECC校验

基于Flash存储器的Hamming编码原理,在A1tera Quartus Ⅱ 7.0开发环境下,实现ECC校验功能.测试结果表明,该程序可实现每256 Byte数据生成3 Byte的ECC校验数据,能够检测出1 bit错误和2 bit错误,对于1bit错误还能找出其出错位置并予以纠正,可应用于NAND Flash读...     

基于AMBA总线的NAND FLASH控制器软硬件划分设计

在AMBA AHB总线上实现NAND FLASH控制器有多种方案。为使其具有更好的兼容性,既能支持主流型号NAND FLASH的各种命令,同时又兼顾到读写效率,该设计根据NAND FLASH本身的操作特点,提出一种软硬件划分的设计方案,以软硬件结合的方式设计出NAND FLASH控制器。该设计通过系统级仿真,功能符合NAND FLASH操作规范。     

新型智能存储SoC中NAND Flash控制器的软/硬件设计

介绍了新一代智能存储片上系统SSC,详细讨论了SSC中NAND Flash子系统的软/硬件设计;采用基于模板的划分方法,实现NAND读写控制器的软/硬件划分.SSC已生产并通过工业测试.结果表明,采用软/硬件划分的方法,NAND控制器的面积比纯硬件的实现方法减小58%,性能仅下降16%;比单纯ARM软件实现,速度平均提高20倍,同时具有软件的高灵活性.     

基于NAND Flash的存储设备设计与实现

Flash是目前最火的存储介质,具有传输速度快、功耗小、无噪音等优点。但用于存储设备时常因片上总线的局限而性能低下。针对因总线限制Flash性能发挥的问题,设计了一种基于AXI总线的NAND Flash存储设备,所设计的存储设备具有多通道传输、流水线操作、ECC校验,以及RAID5架构存储等功能。设计分析与测试结果表明,设计的基于NAND Flash存储系统传输速度更快,系统更稳定,同时增强了存储数据的可靠性为NAND Flash存储设备的研究提供了一个新的解决方案。