介于消息传递界面和并行应用之间的通信库系统功能分析

介于消息传递界面和并行应用之间的通信库系统对开发高性能的可靠、易维护的大型并行应用提供了支持。文章以BLACS和OilCL为例,从进程抽象命名,基于源的消息选择,非阻塞通信和集体通信等方面分析了介于消息传递系统和并行应用之间的通信库系统功能。     

基于二维码的可见光并行通信系统信号调制技术

为了完善基于LED阵列的可见光并行通信系统,探索与之相配的信号调制方案,进行了实验并得出了相关结论。结合可见光并行通信系统的特点以及快速响应(QR)二维码的特征,采用QR码作为可见光并行通信的信息发送方式,研究了基于二维码的动态可见光并行通信系统的调制方案和译码图像处理技术。实验结果表明,该系统能动态发射QR码图像,便于接收,经过一定的图像处理,能正确译码。     

ARM设计跟我学通用异步串口UART的特性与应用

单片机与外界的信息交换可分为并行通信与串行通信两种。并行通信是指一个数据的各位同时进行传送的通信方式，优点是传送速度决，但传输线较多，并且只适合距离较短的通信。     

改进的Gold码并行组合扩频水声通信

将映射序列扩频(MSSS)方法用于并行组合扩频(PCSS)水声(UWA)通信，有效降低通信信号峰均比，进而提高通信性能。但当使用Gold码作为扩频码时，由于Gold码的循环移位相加特性，导致映射信号在接收端解相关时会出现伪峰，严重降低通信系统的性能。为了减小伪峰对通信性能的影响，该文提出基于相关峰相位差法的并行组合扩频(PDCP-PCSS)和交织并行组合扩频(IPCSS)两种方法。PDCP-PCSS方法在接收端加入相关峰相位差法对伪峰进行识别和剔除，有效降低了伪峰对通信性能的影响。IPCSS方法将交织技术与并行组合扩频相结合，避免了伪峰的生成。通过仿真和海上试验验证，这两种方法相比于传统的并行组合扩频水声通信(CPCSS)方法具有更好的通信性能，PDCP-PCSS方法的通信性能最优，但适用范围仅限于3个Gold码的组合，而IPCSS方法的适用范围更广。     

利用FPGA来实现UART的设计

计算机通信有串行和并行通信。串行通信虽然使设备之间的连线很少,但会带来串/并转换和位计数等问题,这使串行通信技术比并行通信技术更为复杂。串/并转换既可用软件实现,也可用硬件来实现。     

使用程控开关的超级立方体计算机系统

结点间的通信速度是并行处理系统的成败关键之一,超级并行计算机采用超立方体拓扑结构已成主流,本文提出的程控开关型超立方体拓扑结构大幅度提高了通信速度,为超立方体型超级并行计算机提供了强有力的支持。     

微机实用并行通信技术探讨

探讨了微机（包括单片机）之间实现并行数据通信的途径和方法,并给出了几种实用的并行通信电路及其编程方法。     

微机信息通信的几种设计方法

对基于微机的信息通信设计与实现方法进行了研究。文章首先概述了微机通信可实现的功能和其应用意义,然后分别对并行通信、串行通信、双RAM通信等三种通信方式的设计与实现进行了研究。     

计算机高速并行通信的实现方案

利用CPLD芯片实现单片机与ISA总线接口之间的高速并行通信，给出系统的总体设计方法及程序框图。采用这种通信方式，在12MHz晶振的MCS51单片机控制的数据采集系统中，可以满足与PCI04 ISA总线接口实时通信的要求，通信速率达200khit／s。在开发工具MAX plusⅡ下，完成了整个设计的输入、编译和仿真，达到了预期效果。本设计方案能够推广应用到计算机的高速并行通信中。     

LS MPP协处理器的通信机制及其VLSI实现

文章首先介绍了LS MPP协处理器的通信机制，即通信网络、通信部件及通信调度的设计，通信网络采用网格互连并补充沿行或沿列的播送互连，非常适合图像匹配算法，通信部件（路由器）把位并行互连转换中行互连，从而减少芯片的设计复杂度及实现小型化目标，同时通过适当的指令调度策略实现路由器指令和其它指令的并行执行，指令的并行可以使数据交换隐含的实现，较好的解决了PE间的通信瓶颈问题，着重讨论了在版图设计中时钟控制信号的走线问题。     

一种基于WFRFT的跨层低截获波形设计方法

针对变换域隐蔽通信系统，分析了加权分数傅里叶变换(Weighted Fractional Fourier Transform, WFRFT)隐蔽通信系统抗截获性能。理论分析和仿真结果表明多加权项WFRFT隐蔽通信系统存在抗检测和抗调制识别性能边界，当权重项大于4时多加权项WFRFT通信系统低截获性能不会随着加权项的增加而改善。基于此，提出了一种跨层设计的并行WFRFT隐蔽通信系统。首先采用并行多路WFRFT变换思路，从信号维度增加变换参数个数；其次利用跨层设计思想解决当前WFRFT通信系统收发端同步问题，通过接收端地址控制每路WFRFT变换参数，从空间维度增加非合作节点截获识别信号的难度。仿真结果表明，与多参数项WFRFT隐蔽通信系统相比，所提出的跨层并行WFRFT隐蔽通信系统抗检测和抗调制识别能力更加突出。     

计算与通信重叠的V-Parcel Splitting机制

通信效率的高低直接影响并行系统的性能，计算与通信重叠则可显著降低通信开销，提高系统性能。由内嵌向量处理器的V—PIM构成的并行系统结合了向量和PIM的结构优势．简化了PIM处理器的设计并可较好地解决“存储墙”问题。为了支持在执行向量指令时使计算与通信重叠，提出了基于V—Parcel Splitting的通信机制，可根据向量元素在V-PIM并行系统中的分布情况自动选择降低通信量的通信方式。文章描述了V-Parcel Splitting的处理流程并给出简单的评测结果。     

短波通信同步干扰分析

讨论了短波通信同步解调的方法，进而分析了破坏其通信同步的可行性及方法。分析表明，干扰对于模拟话音通信和并行多音信号的相干解调影响较小；而对数字信号通信，攻击同步系统对破坏敌通信是十分有效的。     

AT24系列存储器数据串并转换接口的IP核设计

AT24系列EEPROM芯片是基于I^2C（Inter-Integrated Circuit）总线协议而设计的。该存储器与微处理器通信，需要把串行数据转换成并行数据，或把并行数据转换成串行数据后，通信过程才能进行。介绍和VHDL语言设计该存储器数据串并转换接口的IP核，从而通过硬件（FPGA或其他可编程芯片）实现AT24系列存储器与8位微处理器之间的并行通信。     

基于并行DDS技术的宽带通信信号模拟方法

为了客观评价和鉴定各种通信设备,需要营造逼真的宽频带、高密度、多样式的电磁信号环境。基于数据抽取和插值理论,提出了一种并行直接数字合成(DDS)技术。基于并行DDS技术,研究了宽带通信信号模拟方法,可以用来在宽频带范围内模拟复杂的通信信号环境。利用高性能复杂可编程门阵列(FPGA)和高速数模转换器(DAC)实现了16路并行DDS,可直接在射频频段产生各种样式的通信信号。     

存储转发式并行通信系统设计

文中阐述了利用双端口存储器ＩＤＴ７１３２作为通信介质构成单片机与ＰＣ机并行通信系统的设计方法和接口设计中一些问题的解决方案。     

短波多音并行副载波跳变抗干扰通信建模仿真

论文建立了短波数据链多音并行体制的通信仿真模型,在此模型的基础上分析研究了其抗窄带干扰和宽带干扰的性能。提出了一种针对窄带多音干扰的短波数据链副载波跳变抗干扰新方法,并通过建立的通信仿真模型多音副载波在信道带宽内、信道带宽外跳变等多种条件下进行了仿真。仿真结果表明,基于多音并行体制短波战术数据链通信使用该方法能够有效躲避多音等窄带干扰。     

并行智能通信控制器设计

介绍了一种新型的并行智能通信控制器的详细硬件的接口电路，该通信控制器和ＩＢＭ－ＰＣ系列微机采用中断方式交换信息。     

PC与8031的并行通信

文章介绍了ＰＣ与８０３１的并行通信技术，包括上位机发送、下位机接收的硬件、软件设计。以及ＰＣ与多个８０３１的多机通信技术。     

8031单片机实现16位数据双向并行通信

在与外部设备信息交换方面,8031单片机本身只能提供一个全双工的串行通信接口和一个8位数据的并行双向通信接口。本文介绍利用8031单片机构成一个通信系统,它具有数据采集和控制功能,并能与外部设备进行16位数据的双向并行通信。