6.5kV,5A4H-SiC功率DMOSFET器件

报道了在60μm厚、掺杂浓度1.3×10~(15) cm~(-3)的外延层上制备4H-SiC功率DMOSFET器件的研究结果。器件击穿电压大于6.5 kV,导通电流大于5 A,相对于之前的报道结果,器件导通能力提升了25倍。器件采用由55根环组成的,450μm宽的浮空场限环作为器件终端结构。通过1 250°C热氧化工艺和NO退火技术,完成器件栅介质层制备。通过横向MOSFET测试图形,提取器件峰值有效沟道迁移率为23 cm~2/(V·s)。器件有源区面积为0.09 cm~2,在栅极电压20 V、室温下,器件比导通电阻为50 mΩ·cm~2。在漏极电压6.5 kV时,器件漏电流为6.0μA,对应器件漏电流密度为30μA·cm~(-2)。基于此设计结构,通过设计实验,提取了SiC DMOSFET器件中电阻比例组成。     

世界固体电子新闻

<正>《IEEE EDL》1992年9月报道了美国Avantek公司和Illinois大学的高漏电流-电压乘积亚微米栅离子注入毫米波GaAs MESFET。器件有源层沟道是在直径75 mm(100)半绝缘GaAs衬底上离子注入硅而形成。离子注入的峰载流子浓度约为3×1~(17)cm~(-3)。在炉内无帽退火进行注入活化。通过离子注入和无帽退火条件的最佳化以获得器件在毫米波工作时的高漏电流-电压乘积以及优良的微波特性。器件栅长0.3μm,用三层深紫外光刻工艺制造。在直径为75 mm的片子上用该法制造0.32±0.07μm栅长器件时,其成品率可高达88±3％。对于0.3和0.5μm栅长的器件,栅宽均为50μm,本征跨导分别为200和180mS/mm,其I_(dss)分别为400和420mA/mm。器件有较好的夹断特性,夹断电压约为-3V,栅漏击穿电压均为13～15V。两种器件的电流增益截止频率分别为56和30GHz。高的漏电流-电压乘积表明,该器件在毫米波功率方面有很好的应用前景。(李淑芳)     

高k栅介质增强型β-Ga2O3 VDMOS器件的单粒子栅穿效应研究

以增强型β-Ga₂O₃ VDMOS器件作为研究对象,利用TCAD选择不同的栅介质材料作为研究变量,观察不同器件的单粒子栅穿效应敏感性。高k介质材料Al₂O₃和HfO₂栅介质器件在源漏电压200 V、栅源电压-10 V的偏置条件下能有效抵御线性能量转移为98 MeV·cm²/mg的重离子攻击,SiO₂栅介质器件则发生了单粒子栅穿效应(Single event gate rupture, SEGR)。采用HfO₂作为栅介质时源漏电流和栅源电流分别下降92%和94%,峰值电场从1.5×10⁷ V/cm下降至2×10⁵ V/cm,避免了SEGR的发生。SEGR发生的原因是沟道处累积了大量的空穴,栅介质中的临界电场超过临界值导致了击穿,而高k栅介质可以有效降低器件敏感区域的碰撞发生率,抑制器件内电子空穴对的进一步生成,降低空穴累积的概率。     

4H-SiC MESFET的特性研究

对4H-SiC MESFET的特性研究发现,在室温下4H-SiC MESFET饱和漏电流的值为0.75A/mm,随着温度的上升,器件的饱和漏电流和跨导一直下降;栅长越短,沟道层掺杂浓度越高,饱和漏电流就越大.300K时器件的击穿电压为209V,计算出来的最大功率密度可达19.22W/mm.这些结果显示了4H-SiC在高温、高压、大功率器件应用中的优势.     

离子束刻蚀HgCdTe环孔pn结I–V、RD–V特性的研究（下）

本文推导了一种可简便、准确、直观计算和分析pn结I–V特性的公式和方法,并应 用该方法对两类典型HgCdTe环孔pn结的I–V、RD–V特性进行了计算和拟合;得到了表面欧姆(反型沟道)漏 电导、二极管理想因子n随电压的分布等反映二极管结特性的重要参数。计算结果表明,对于长波HgCdTe 光伏器件而言,表面漏电流在整个暗电流中所占的比重相当大,表面漏电流严重地制约着器件性能。HgCdTe 材料的晶体缺陷会使二极管的理想因子n增大,从而使产生–复合电流及陷阱辅助隧穿电流增加。     

栅脉冲条件下GaN MESFET电子温度分布仿真

利用数值模拟仿真对GaNMESFET在栅脉冲条件下的电子温度分布进行了研究。结果表明,在器件的栅下靠近漏端一侧的沟道处电子温度最高,当栅脉冲电压为-18V时可达6223K,并且电子温度从最高点向四周逐渐降低最后与晶格温度(300K)达到一致。同时还发现,电子温度与电场方向和电子电流方向密切相关,电子温度的最高点并不在电场的极大值处,而是在电场方向与电子电流方向一致之处。     

高压SiC JFET研究进展

利用自主生长的SiC外延材料,采用干法刻蚀μm级密集深槽工艺技术和高能、高剂量离子注入结合高温激活退火方法,进行SiC电力电子JFET器件的开发,研制出常开型、常关型SiC JFET器件,反向阻断电压都达到1 700V,正向电流达3.5A。常开型JFET的夹断电压在-1.7V,最大跨导Gm为0.52S,比导通电阻最小到4.6mΩ.cm2;常关型JFET的夹断电压在0.9V,最大跨导Gm为1.07S,比导通电阻最小到4.2mΩ.cm2。常开型与常关型器件的栅流开启时栅电压差距小,常开型VG=3.5V时,栅流开始出现,常关型VG=3.3V时,栅流开始出现。     

3300 V-10 A SiC肖特基二极管北大核心CSCD

利用一次离子注入同时形成有源区和结终端结构,实现3 300 V 4H-SiC肖特基二极管。器件的正向电压为1.7 V时,电流达到10.3 A,相应电流密度为100 A/cm2,比导通电阻为7.77 mΩ·cm2。在3 300 V反向偏置电压下反向漏电流为226μA。测试同一晶圆上的pn二极管显示,设计的场限环结终端击穿电压可以达到4 000 V,达到仿真结果的95%。分析发现肖特基二极管的漏电流主要由肖特基接触的热场电子发射产生,有源区的肖特基接触线宽直接影响器件的正向电流密度和反向漏电流。设计合适的肖特基接触宽度是实现高性能器件的关键。     

3300 V-10 A SiC肖特基二极管

利用一次离子注入同时形成有源区和结终端结构,实现3 300 V 4H-SiC肖特基二极管。器件的正向电压为1.7 V时,电流达到10.3 A,相应电流密度为100 A/cm2,比导通电阻为7.77 mΩ·cm2。在3 300 V反向偏置电压下反向漏电流为226μA。测试同一晶圆上的pn二极管显示,设计的场限环结终端击穿电压可以达到4 000 V,达到仿真结果的95%。分析发现肖特基二极管的漏电流主要由肖特基接触的热场电子发射产生,有源区的肖特基接触线宽直接影响器件的正向电流密度和反向漏电流。设计合适的肖特基接触宽度是实现高性能器件的关键。     

离子束刻蚀HgCdTe环孔pn结I-V、RD-V特性的研究（下）

本文推导了一种可简便、准确、直观计算和分析pn结I-V特性的公式和方法,并应用该方法对两类典型HgCdTe环孔pn结的I-V、RD—V特性进行了计算和拟合;得到了表面欧姆（反型沟道）漏电导、二极管理想因子n随电压的分布等反映二极管结特性的重要参数。计算结果表明,对于长波HgCdTe光伏器件而言,表面漏电流在整个暗电流中所占的比重相当大,表面漏电流严重地制约着器件性能。HgCdTe材料的晶体缺陷会使二极管的理想因子n增大,从而使产生一复合电流及陷阱辅助隧穿电流增加。     

200nm栅长In0.52Al0.48As／In0.6Ga0.4As MHEMTs器件

利用电子束光刻技术制备出200nm栅长GaAs基InAIAs/InGaAs MHEMT器件.Ti/Pt/Au蒸发作为栅极金属.同时为了减少栅寄生电容和寄生电阻,采用3层胶工艺,实现了T 型栅. GaAs基MHEMT 器件获得了优越的直流和高频性能,跨导、饱和漏电流密度、域值电压、电流增益截止频率和最大振荡频率分别达到510mS/mm, 605mA/mm, -1.8V, 110GHz及 72GHz,为进一步研究高性能GaAs基MHEMT器件奠定了基础.     

200nm栅长In0.52Al0.48As/In0.6Ga0.4As MHEMTs器件

利用电子束光刻技术制备出200nm栅长GaAs基InAlAs/InGaAs MHEMT器件.Ti/Pt/Au蒸发作为栅极金属.同时为了减少栅寄生电容和寄生电阻,采用3层胶工艺,实现了T型栅.GaAs基MHEMT 器件获得了优越的直流和高频性能,跨导、饱和漏电流密度、域值电压、电流增益截止频率和最大振荡频率分别达到510mS/mm,605mA/mm,-1.8V,110GHz及72GHz,为进一步研究高性能GaAs基MHEMT器件奠定了基础.     

SiC衬底上栅长70 nm fT / fmax >160 GHz的InAlN/GaN HEMTs器件

在SiC衬底上制备了InAlN/GaN 高电子迁移率晶体管（HEMTs）,并进行了表征。为提高器件性能,综合采用了多种技术,包括高电子浓度,70 nm T型栅,小的欧姆接触电阻和小源漏间距。制备的InAlN/GaN器件在栅偏压为1 V时得到的最大饱和漏电流密度为1.65 A/mm,最大峰值跨导为382 mS/mm。70 nm栅长器件的电流增益截止频率fT和最大振荡频率fmax分别为162 GHz和176 GHz。     

基于硅衬底静电感应晶体管器件仿真与研究

针对静电感应晶体管理论研究迟滞于实践过程,文中利用软件Silvaco Tcad,从器件仿真入手,对影响硅基表面栅静电感应晶体管器件电学性能进行了理论研究。仿真得到了反偏栅压约为0 V、漏电压＜20 V时,器件表现类五极管饱和特性曲线,器件电流约为10-5 A,此时沟道状态为预夹断。当反偏栅压为-1.5 V、漏电压逐渐增大到300 V时,器件表现为类三极管不饱和特性曲线,器件电流约为10-6 A,此时沟道状态为完全夹断,研究结果静电感应晶体管工艺实践提供了参考。     

Ka波段GaN HEMT功率器件

设计了Ka波段GaN功率高电子迁移率晶体管(HEMT)外延材料及器件结构,采用AlN插入层提高了二维电子气(2DEG)浓度.采用场板结构提高了器件击穿电压.采用T型栅工艺实现了细栅制作,提高了器件高频输出功率增益.采用钝化工艺抑制了电流崩塌,提高了输出功率.采用通孔工艺减小源极寄生电阻,通过优化钝化层厚度减小了寄生电容,提高了器件增益.基于国产SiC外延材料及0.15 μm GaN HEMT工艺进行了器件流片,最终研制成功Ka波段GaN HEMT功率器件.对栅宽300 μm器件在29 GHz下进行了微波测试,工作栅源电压为-2.2V,源漏电压为20 V,输入功率为21 dBm时,器件输出功率为30 dBm,功率增益为9 dB,功率附加效率约为43％,功率密度达到3.3 W/mm.     

锑化铟光伏探测器中的应力感应漏电问题

用一个栅极可控二极管器件来研究外加应力对锑化铟(InSb)p~+/n光伏红外探测器的漏电影响。通过实验证实了外加应力与栅极之间在其对电流-电压(I-V)特性的影响方面是等效的。在p~+/n结附近,外加栅电压与感应电荷载流子密度之间引入一个显式解析关系式,并在液氮温度下、在一种栅电压和适宜应力下,利用瞬时测量I-V特性技术,取得了相当于某一给定应力下的局部感应表面及体内电荷载流子密度。对在压电-半导体器件中因栅电压或因应力感应所致的漏电位置也作了讨论。     

一种p-GaN HEMTs栅电荷表征方法

与Si基金属-氧化物-半导体场效应晶体管(MOSFETs)的绝缘栅结构不同,p-GaN增强型高电子迁移率晶体管(HEMTs)的栅极结构为pn结,其在较大正向电压下处于导通状态,漏电导较大。传统栅电荷测试方法假设栅极注入电流全部存储为栅电荷,因此不适用于p-GaN HEMTs器件,否则会严重高估数值。鉴于此,基于栅电荷积累的基本过程,提出了利用动态电容法来减小漏电流影响来提取p-GaN E-HEMT的栅电荷参数。结果表明,该方法能够得到更理想的栅电荷米勒平台和特性曲线,结果更符合实际,具有重要的应用价值。     

新型的低高压MOS接口电路

本文介绍一种由八个高压MOS器件组成的低高压MOS接口电路.它采用与目前国际上先进的NMOS大规模集成电路工艺技术完全兼容的N阱硅栅等平面CMOS工艺,而不需要附加任何工艺步骤.本文描述了高压MOS器件的物理模型,介绍了器件结构和工艺设计,并给出了高压MOS器件的漏击穿电压时沟道长度、漂移区长度、离子注入剂量和延伸源场极的关系的实验结果.这种高压MOS器件的漏击穿电压最大可达400V(在零栅偏压时),最大饱和漏电流可达35mA(在栅压为10V时),而导通电阻低到600(?)(在栅压为10V时).     

MFMIS铁电场效晶体管的制备及存储特性

在磁控溅射法制备Pb(Zr0.52Ti0.48)O3(PZT)铁电薄膜的基础上,结合半导体工艺制备了金属/铁电/金属/绝缘层/Si衬底(MFMIS)结构的铁电场效应晶体管。器件的顺时针电容-电压(C-V)特性曲线和逆时针漏电流-栅电压(Id-Vg)特性曲线表明,n沟道PZT铁电场效应晶体管具有明显的栅极化调制效应和极化存储性能,且在-5~ 5 V的电压下存储窗口为2 V。     

4H-SiC TSOB结势垒肖特基二极管静态特性

为增强器件的反向耐压能力,降低器件的漏电功耗,采用Silvaco TCAD对沟槽底部具有SiO₂间隔的结势垒肖特基二极管(TSOB)的器件特性进行了仿真研究。通过优化参数来改善导通压降(V_F)-反向漏电流(I_R)和击穿电压的折衷关系。室温下,沟槽深度为2.2 μm时,器件的击穿电压达到1 610 V。正向导通压降为2.1 V,在V_F=3 V时正向电流密度为199 A/cm²。为进一步改善器件的反向阻断特性,在P型多晶硅掺杂的有源区生成一层SiO₂来优化漂移区电场分布,此时改善的器件结构在维持正向导通压降2.1 V的前提下,击穿电压达到1 821 V,增加了13%。在1 000 V反向偏置电压下,反向漏电流密度比普通结构降低了87%,有效降低了器件的漏电功耗。普通器件结构的开/关电流比为2.6×10³(1 V/-500 V),而改善的结构为1.3×10⁴(1 V/-500 V)。