一种卫星通信多业务复接与解复接方案的设计与实现

在点对点卫星通信业务中,通过设计一种独有的多业务复接帧结构,实现将语音、传真、IP数据、视频、异步数据等多种业务通过统一的复接帧在单一的卫星通道中传输,实现将单一卫星通道扩展为多种业务混合传输的综合业务通道。极大的扩展了卫星通信的应用场景,节约了卫星通信资源,具备一定的现实应用和推广意义。     

中速数字（IDR）通信

本文介绍了目前卫星通信网络中主要通信方式之一－中速数字（ＩＤＲ）通信技术。着重介绍了各次群的复接方式，简单地介绍了数字倍增及多址技术。     

数字光端机的二次复分接设计

介绍了数字光端机的工作原理,利用在线系统可编程技术和现场可编程逻辑阵列FP GA进行复分接设计,包括硬件设计、软件设计和测试。详细介绍了复接和 分接,设计一种同步按字节的二次复接方式,实现了视频、音频、数据、网络信号的可靠传 输,对提高传输信道容量、节约光纤资源有一定的实用意义。     

基于FPGA的多路数字信号复接系统设计与实现

数字复分接技术是数字通信网中的一项重要技术,能将若干路低速信号合并为一路高速信号,以提高带宽利用率和数据传输效率。文中在介绍数字复接系统的基础上,采用VHDL对数字复分接系统进行建模设计和实现。并利用乒乓操作和先进先出存储器(FIFO)对复接器进行设计,利用帧同步器对数据进行分接。以QuartusII8.0为仿真软件,对设计进行仿真验证,仿真结果表明,设计实现了复接系统,便于修改电路结构,增强了设计的灵活性,且节约了系统资源。     

基于FPGA实现的多种业务数据复接

数字复接技术在数字通信中占有很重要的位置。本文利用FPGA完成了以太网、语音和异步数据的复接。硬件部分由ALTERA公司的Cyclone FPGA系列中的EP1C6Q240C8芯片实现,软件部分及控制模块由Verilog HDL语言编程实现。     

PDH同步数字系列

系统地介绍了数字复接系统中准同步复接方式，并对我国和欧洲采用的基于2．048Mb／s．30／32路的数字系列的高次群复接原理进行了简述。     

SDR中新型自适应复分接芯片的板级验证

针对多用户型软件无线电(SDR)的发展需求,基于FPGA,采用新型时钟提取方案,设计实现了自适应数字复分接芯片的板级验证平台,详细阐述了平台的软、硬件设计及自适应实现过程,给出了平台的各项测试指标.测试结果表明,该平台可满足数字复分接芯片的验证需求.     

数字复接专用芯片的选择

在一个光纤通信系统中,作为终端设备的光端机必须由光发射模块、光接收模块、数据接D模块、用户线通用接日模块和数字复接模块等几部分组成。其中的数字复接模块是用来将若干个低速数字信号合并成一个高速数字信号,达到扩大传输容量和提高传输速率的目的c目前,数字复接体制壬要有准同步数字体系（PlesiochronousDigitalHI－erarchy—－PDH）和同步数字体系（SynchronousDigitalHierarchy—－SDH）,从长远的角度来看,SDH终将取代PDH。但由于PDH夏接系统信道利用率高,设备简单,在一些小规模、小容量的通信网中,仍具有广泛的…     

基于FPGA的PCM30／32路系统信号同步数字复接设计

在现代数字通信系统中,为了扩大信道的传输容量提高信号传输效率,常采用数字复接的技术。在分析了PCM30／32路系统基群信号帧结构的基础上,以EDA综合仿真设计软件QuartusⅡ8．0为开发平台,利用VerilogHDL硬件描述语言进行系统建模,设计了一种基于FPGA的同步数字信号复接系统。经过对系统的功能仿真测试及综合布局布线分析,验证了输入／输出的逻辑关系,实现了系统中在发送端进行数字复接和接收端同步分解还原的设计要求,功能稳定可靠。     

高速无线扩频设备的研制

本文介绍了一个高速扩频无线数字终端。该终端采用直接序列扩展频谱(DSSS)技术、CCK调制技术数字复接技术和在线可配置(ICR)技术，可以灵活、高效地实现2—2*4M数据的点对点及点对多点的全双工无线传榆。     

基于拼接采样技术的宽带数字接收机

宽带数字接收机是当前的一个研究热点。介绍一个基于拼接采样技术的双通道宽带数字接收机设计及实现,描述了接收机的硬件架构、固件设计要点、拼接采样误差校正方法和指标测试结果。接收机采用商用货架器件和标准的FPGA夹层卡架构,结合拼接采样和宽带数字下变频技术进行设计,具有接收瞬时信号带宽大,预处理运算能力强,数据传输带宽大、硬件兼容性及扩展性好等特点,能广泛应用于宽带通信、雷达及电子战系统中。     

基于ARM和DSP的微机线路保护装置

在微机线路保护中,利用数字信号处理器（DSP）高效快速的数字信号处理能力和嵌入式先进的精简指令集芯片机器（ARM）处理器强大的以太网通信功能,采用DSP＋ARM9的双中央处理器（CPU）的硬件结构,两者之间采用双口随机存储器（RAM）进行数据交换。软件设计基于嵌入式Linux操作系统,移植了Bootloader、内核,构建了Ramdisk的根文件系统,并移植了应用程序。     

基于STK／MATLAB的通信卫星场景建模

为了便于分析、设计卫星通信系统,本文给出了一种基于STK／MATLAB的通信卫星场景建模方法,介绍了大气吸收模型、雨衰模型、发射机和接收机中天线模型的参数设置方法,天线模型与传感器之间的关系,最后以同步卫星为例,选择卫星覆盖区域的信噪比作为参数,对通信卫星发射天线的覆盖区域进行了计算和分析,为卫星地面站的选址提供了有价值的参考,并通过MATLAB对结果进行了二维和三维显示,有很好的应用价值。     

无人机数据链中卷积码研究与FPGA实现

信道编码是数字通信系统中的重要组成部分,它是保证信号可靠传输的一种重要方式,卷积码以其优越的性能被广泛应用在数字通信系统中。结合无人机信道的特性,研究分析了卷积码的性能特征,选定了适合无人机数据链特性的（2,1,2）卷积码,采用硬件描述语言实现了卷积码编译码器的硬件设计。实验结果表明,在纠错能力范围内,该设计方案能够正确纠错并译码,并且具有较高的译码速率,提高了无人机数据链的通信质量和抗干扰性能。     

HDLC协议处理芯片在微机查号系统中的应用

在目前的数字通信系统或网络设计中,普遍采用了HDLC协议,该协议是在同步网上传输数据时需要遵守的数据链路层协议,也是一种面向比特位的数据链路控制协议。HDLC协议的实现方式有两种,分别是软件实现和硬件实现。本文介绍了HDLC协议的特点,采用硬件实现的方法,及采用HDLC协议处理芯片MT8952B设计和实现了在微机查号系统中的数据传输,并对采用此方法实现数据通信的优点进行了阐述。     

基于FSM技术的地球站网控设计与实现

针对按需分配(DAMA)卫通系统的应用特点,分析了地球站网控系统的工作原理、主要任务,描述了目标系统的硬件、固件和软件设计方法。作为地球站入网工作的重要部分,如何保证网控系统的可靠运行是设计的关键,详述了使用模块化设计、有限状态机等技术手段设计并实现目标系统的过程,实际工程应用证明,目标系统具有集成度高、适应性好和可靠性高等优点。     

矩阵求逆的FPGA实现

矩阵求逆广泛应用于数字通信领域,利用现场可编程门阵列（FPGA）实现能充分发挥硬件的速度优势,实现高速通信。目前,已有文献对上下三角矩阵求逆的硬件算法进行阐述,而对任意满秩矩阵求逆的硬件算法尚未深入的研究。提出了基于下上三角矩阵分解（LU分解）对任意满秩矩阵求逆的理论算法及超高速集成电路硬件描述语言（VHDL）硬件描述,并分别用软件仿真和硬件仿真进行验证。通过对比,硬件设计仿真的结果与预期结果吻合。     

车载同步轨道卫星移动通信系统

介绍国内两种车载同步轨道卫星移动通信系统。一种是相控阵天线跟踪的UHF频段卫星移动通信系统。另一种是采用激光陀螺跟踪的Ku频段宽带卫星移动通信系统,它综合应用了航天遥测、激光陀螺、GPS定位和Ku频段数字卫星通信等技术,在国内首次实现了话音、传真、数据和图像宽带大容量动中不间断通信。     

基于FPGA的数字中频信号发生器硬件设计

QPSK作为一种先进的数字调制方式,特别适用于数字卫星通信系统。而近年来DSP,FPGA等数字芯片的高速发展,使全数字式调制得到广泛应用。介绍一种适用于卫星通信,基于FPGA,采用QPSK全数字式调制的中频信号发生器的硬件设计方案,给出了工作原理和系统组成、主要元器件说明、以及电路板设计和制作中若干注意事项。     

CRC5/16编码校验模块的FPGA一体化设计

在数字通信领域,为保证数据的正确传输,数据校验是必不可少的,而循环冗余校验(CyclicRedundancy Check,简称CRC)在其中得到广泛的应用。该文首先对CRC5/16校验的基本原理作了简要的介绍,然后对CRC5/16编码校验的具体电路及其实现步骤进行了详尽的阐述。在分析它们实现电路的基础上,提出了将CRC5/16的编码校验放在一个模块中实现的方法,这样不仅节省了硬件资源,而且系统的模块化设计也有利于模块的重复利用与移植。最后给出了在FPGA中的具体实现方法,并利用软件工具及硬件电路对该设计进行了较为全面的仿真验证。